线程级并行的硬件技术研究

发布时间：2024-04-11 21:14

　　本文受到国防十五预研课题的资助，研究高性能微处理器系统结构，在国内率先研究并设计了32位嵌入式微处理器ARMP (Aviation microelectronics center RISC MicroProcessor)。该处理器具有自主版权，采用自主设计的流水线结构进行控制，具有优良的实时性和精确中断的特点，在指令集上与PowerPC 603e指令集完全兼容。该处理器目前正在进行后端设计，即将采用0.25μm CMOS工艺流片，整个处理器的晶体管数目为380万，封装形式是QFP240，Die面积为98mm²。 为了对今后的微处理器设计提供技术储备，本文深入了解国内外目前最先进的微处理器系统结构研究工作，明确了该领域研究的发展方向和研究难点。目前微处理器系统结构设计已经进入线程级并行的时代。多份硬件现场共享一组执行单元的多线程处理器能灵活地利用程序中的指令级并行和线程级并行，从而提供更好的性能。2002年2月Intel公布其在Intel(?) Xeon^TM处理器上使用了超线程技术^[MBHH+02]，表明Xeon<...

【文章页数】：165 页

【学位级别】：博士

【部分图文】：

图6一15本文方案与MDC方案的PVN值比较

本文主要讨论适合多线程处理器中双路径执行的置信度评估方案，所以着重比较本方案和MDC方案的SPEC值和PVN值，仿真结果分别如图6一14和图6一巧所示。从图6一14可以很明显的看出，本文方案的SPEC值比MDC方案的高出很多。.本文方案.MDCI.MDCZ口MDC3口MDC4口M....

本文编号：3951155