USB2.0设备接口IP核的设计
发布时间:2024-04-24 19:13
通用串行总线(Universal Serial Bus,USB)凭借其价格低廉、使用简单、协议灵活、接口标准化和易于端口扩展等优点,迅速占领了计算机外设接口领域的统治地位,而且随着USB技术的广泛应用,在各种SoC系统中集成USB功能也成为一种必然趋势,因此本文设计实现了USB2.0接口IP核。该设计综合了对设计者两方面能力的要求,ASIC体系设计的能力和通信协议理解分析的能力,除具有较强的理论研究意义,也具有较高的实践价值。 随着IP核的日益丰富,如何提高IP核的重用性,将不同的IP核有效地互连起来,快速搭建所需的SoC芯片,成为SoC设计领域的研究热点。所以本论文首先对IP核的可重用技术进行了研究。介绍了三种不同的IP核(软核、固核、硬核)以及开发不同IP核的流程,并且介绍了三种常用的片上总线(Core Connect、Advanced Microcontroller Bus Architecture Wishbone)。接着从USB2.0协议的星型体系结构、四种信息包(令牌包、数据包、握手包、特殊令牌包)的格式、四种传输方式(控制传输、同步传输、中断传输、批量传输)、设备六种状态...
【文章页数】:82 页
【学位级别】:硕士
【文章目录】:
目录
摘要
ABSTRACT
符号说明
第一章 绪论
1.1 USB 发展现状及特点
1.2 开发的意义及主要工作
1.3 论文结构
第二章 可复用 IP 核设计方法
2.1 IP 核设计方法的基本概念
2.1.1 IP 核的定义和分类
2.1.2 可重用 IP 核的特点
2.2 IP 核的开发流程
2.3 片上总线协议规范
2.3.1 Core Connect 总线
2.3.2 AMBA 系列总线
2.3.3 Wishbone总线
2.4 总结
第三章 USB2.0 协议概述
3.1 USB 通信体系结构
3.1.1 系统结构
3.1.2 数据流模型
3.1.3 电气特性
3.1.4 USB 数据组织形式
3.2 USB 包的类型
3.2.1 令牌包
3.2.2 数据包
3.2.3 握手包
3.2.4 特殊类型包
3.3 USB 传输事务
3.3.1 控制传输 (Control Transfer)
3.3.2 同步传输 (Isochronous Transfer)
3.3.3 中断传输 (Interrupt Transfer)
3.3.4 批量传输 (Bulk Transfer)
3.4 USB 设备
3.4.1 USB 系统配置
3.4.2 USB 设备状态
3.4.3 描述符
第四章 USB2.0 设备接口的设计
4.1 USB2.0 接口的总体设计
4.2 收发器芯片
4.3 UTMI 模块
4.3.1 UTMI 信号的时序
4.3.2 事件的检测与响应
4.4 协议控制器模块
4.5 设备状态寄存器模块
4.6 缓冲接口和仲裁器模块
第五章 IP 核的仿真与综合
5.1 设备接口 IP 的功能仿真
5.1.1 子模块的功能仿真
5.1.2 系统的功能仿真
5.2 USB IP 核的综合
5.2.1 Design Compiler简介
5.2.2 综合结果
第六章 结束语
参考文献
致谢
攻读硕士学位期间发表的学位论文
学位论文评阅及答辩情况表
本文编号:3963394
【文章页数】:82 页
【学位级别】:硕士
【文章目录】:
目录
摘要
ABSTRACT
符号说明
第一章 绪论
1.1 USB 发展现状及特点
1.2 开发的意义及主要工作
1.3 论文结构
第二章 可复用 IP 核设计方法
2.1 IP 核设计方法的基本概念
2.1.1 IP 核的定义和分类
2.1.2 可重用 IP 核的特点
2.2 IP 核的开发流程
2.3 片上总线协议规范
2.3.1 Core Connect 总线
2.3.2 AMBA 系列总线
2.3.3 Wishbone总线
2.4 总结
第三章 USB2.0 协议概述
3.1 USB 通信体系结构
3.1.1 系统结构
3.1.2 数据流模型
3.1.3 电气特性
3.1.4 USB 数据组织形式
3.2 USB 包的类型
3.2.1 令牌包
3.2.2 数据包
3.2.3 握手包
3.2.4 特殊类型包
3.3 USB 传输事务
3.3.1 控制传输 (Control Transfer)
3.3.2 同步传输 (Isochronous Transfer)
3.3.3 中断传输 (Interrupt Transfer)
3.3.4 批量传输 (Bulk Transfer)
3.4 USB 设备
3.4.1 USB 系统配置
3.4.2 USB 设备状态
3.4.3 描述符
第四章 USB2.0 设备接口的设计
4.1 USB2.0 接口的总体设计
4.2 收发器芯片
4.3 UTMI 模块
4.3.1 UTMI 信号的时序
4.3.2 事件的检测与响应
4.4 协议控制器模块
4.5 设备状态寄存器模块
4.6 缓冲接口和仲裁器模块
第五章 IP 核的仿真与综合
5.1 设备接口 IP 的功能仿真
5.1.1 子模块的功能仿真
5.1.2 系统的功能仿真
5.2 USB IP 核的综合
5.2.1 Design Compiler简介
5.2.2 综合结果
第六章 结束语
参考文献
致谢
攻读硕士学位期间发表的学位论文
学位论文评阅及答辩情况表
本文编号:3963394
本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3963394.html