可重组整数单元的研究与设计

发布时间：2024-05-28 20:56

　　本文提出了一种采用可重组技术设计整数单元的方法。在设计中,优先考虑了微处理器的功耗和芯片的面积,设计了整数单元的运算部件:算术逻辑单元(ALU)、并行乘法器、滚筒式移位器、并行除法器。 在ALU设计中,将二分结组的思想和条件求和相结合设计了可重组的ALU,并加入负逻辑的数字电路设计思想。在移位器的设计中,以64位的滚筒移位器为基础,通过外围控制电路的控制,实现相关的移位操作。在乘法器的设计中,采用了MBA-WT(Modified Booth Algorithm,MBA;Wallace Tree, WT)并行乘法器的设计方案,使用4-2压缩器实现WT结构,避免了使用普通的3-2压缩造成的布线复杂度。在除法器的设计中,结合不恢复余数法与高阶除法器的优点,设计了一次计算2位商的不恢复余数法除法器。

【文章页数】：61 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第一章 绪论
    1.1 选题背景
    1.2 国内外的研究状况
    1.3 课题研究的主要内容和结构
    1.4 课题研究的意义
第二章 可重组技术
    2.1 可重构计算
    2.2 可重组技术及应用
第三章 设计模块的指令结构
    3.1 可重组ALU 模块实现的指令
    3.2 可重组移位器模块实现的指令
    3.3 可重组乘法器模块实现的指令
    3.4 可重组除法器模块实现的功能
第四章 ALU 单元与移位单元的逻辑设计实现
    4.1 模块功能
    4.2 模块逻辑设计思想
    4.3 4 位负逻辑的二分结组条件求和加法器设计思想
    4.4 可重组的64 位 ALU 的实现
        4.4.1 二分结组进位链设计
        4.4.2 可重组技术的应用
        4.4.3 4 位条件求和加法逻辑单元
        4.4.4 ALU 模块接口设计
    4.5 可重组64 位移位器的逻辑设计实现
        4.5.1 移位器的模块功能
        4.5.2 模块的逻辑设计思想
        4.5.3 可重组64 位移位器的实现
        4.5.4 接口设计
第五章 乘法单元的逻辑设计实现
    5.1 模块功能
    5.2 模块逻辑设计思想
    5.3 逻辑设计理论
        5.3.1 改进的布斯算法
        5.3.2 部分积符号位扩展的处理
        5.3.3 改进的华莱士树
    5.4 设计的逻辑实现
        5.4.1 可重组技术的应用
        5.4.2 部分积生成电路的设计
        5.4.3 部分积累加电路的设计
        5.4.4 溢出判断以及对结果的影响
        5.4.5 模块接口设计
第六章 除法器单元的逻辑设计实现
    6.1 模块功能
    6.2 模块逻辑设计思想
    6.3 除法模块设计的逻辑实现
        6.3.1 non_resorting 算法理论
        6.3.2 支持64 位有符号和无符号整数的除法器设计实现
        6.3.3 除法模块接口设计
第七章 IU 单元的仿真与测试
    7.1 模块设计仿真
    7.2 模块测试
第八章 总结与展望
    8.1 工作总结
    8.2 工作展望
参考文献
致谢
在学期间发表的学术论文和参加科研情况



本文编号：3983719