当前位置:主页 > 科技论文 > 计算机论文 >

X86指令双发射译码控制部件的设计

发布时间:2024-06-01 00:36
  CISC结构的微处理器指令功能复杂,指令长度、格式不定。设计高效合理的译码器是加快指令译码速度,提高指令流水效率,进而有效提高处理器性能的重要保证。 本论文来源于西北工业大学航空微电子中心所承担的国家某预研课题,完成了“龙腾C2”微处理器的设计。“龙腾C2”微处理器兼容Intel 486DX4指令集,工作频率133MHz,正在进行后端设计,即将采用0.18μm CMOS工艺进行流片。作者负责完成了32位CISC微处理器“龙腾C2”中的指令译码器的分析、设计和验证,并在此单发射译码器设计的基础上,介绍了双发射超标量微处理器的译码逻辑的设计,同时对双发射译码器设计中的一些关键技术进行了详细的研究。 论文的研究工作包括: 1.详细分析了“龙腾C2”微处理器采用的指令集,并从指令类型、指令格式、数据类型、寻址方式等几个方面作了详细研究。 2.完成了“龙腾C2”微处理器译码器的设计。详细介绍了译码器内部各模块的功能及其实现。 3.建立了一个X86指令双发射的微处理器模型,介绍了该处理器模型流水线的划分,描述了指令前段取指策略及指令如何并行执行,给出了双发射...

【文章页数】:68 页

【学位级别】:硕士

【部分图文】:

图2一“龙腾CZ”微处理器结构图

图2一“龙腾CZ”微处理器结构图

制也相应简单了很多。在微指令流水化的基础上依照指令的执行过程将“龙腾CZ”微处理器划分为指令预取、长度译码、地址译码、物理地址计算、取操作数、执行和写回七级流水。流水线如图2一5所示:


图2一6:指令预取队列电路实现图

图2一6:指令预取队列电路实现图

指令预取队列的设计按照两行,每行16个字节的方式来组织。这是为了配合Cache一行有16个字节,一次预取操作可以将Cache的一行数据都取到预取队列的第一行。指令预取队列的电路如图2一6所示:U以」~IOU12召一以以摺摺洲攀廖翻翻睡睡曲魏魏胭喇画晚晚)~~~尸圈....


图2一7指令长度计算流程图

图2一7指令长度计算流程图

双操作码指令也仅需要四个字节就可以得到指令长度。因此对一条X86指令至多只要四个字节就可以计算出指令的长度(在不含前缀的情况下)。指令长度的计算流程见图2一7:注;Limme表示立即数域的长度L.disP表示偏移量域的长度图2一7指令长度计算流程图由图2一7可以看出,计算一条指....



本文编号:3985306

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3985306.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户993d2***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com