多引脚相变存储阵列的封装及测试研究

发布时间：2024-06-07 04:20

　　相变存储器具有尺寸小、功耗低、工作速度快、抗疲劳性优异、抗干扰能力强等优点。随着相变存储器存储密度的不断提升,相变存储芯片的引脚数目越来越多,引脚也越来越密集。芯片封装的结构和方法将决定芯片使用过程中的稳定性以及与其他电路连接的好坏,影响到芯片的性能。然而高密度多引脚阵列的封装测试仍不成熟。对高密度多引脚阵列封装,目前主流的贴片封装技术和BGA封装技术存在封装翘曲、返修困难等问题。存储阵列的封装测试有助于高效的完成基本存储单元的可靠性分析,对于存储器的研发至关重要因此,目前迫切地需要一种能够封装高密度多引脚芯片的方法。本文着重研究了多引脚相变存储阵列的封装及测试。针对多引脚高密度芯片设计了一种新型的封装方法,完成了高密度多引脚芯片封装,利用半导体分析测试仪、探针台等设备完成32Mbits相变存储阵列的测试。该封装方法有效解决了封装中的翘曲问题,不会出现焊接故障,减少对温度的敏感性,且封装芯片可拆卸、更换。并在32Mbits相变存储阵列封装的基础上完成器件性能测试,实现读写操作。本文搭建了一个针对多引脚相变存储阵列的测试系统,完成了容量为32Mbits相变存储阵列的测试。本文采用的相变存...

【文章页数】：66 页

【学位级别】：硕士

【部分图文】：

图2-4相变存储阵列芯片PAD植球图相变存储阵列的PAD表面层为Au，则无需UBM（凸块底部金属化），但也要做表面处理（例如，加强钝化层、铺重布线层、表面平坦化等）便于植球，如果PAD表面为Al，由于锡与Al不浸润，需要在PAD表面镀上一层NiPd....

图2-532Mbits相变存储阵列封装实物图图2-632Mbits相变存储阵列封装到测试板实物图32Mbits相变存储阵列芯片封装完成后的测试结果如图2-7所示，的32M变存储阵列芯片的相变存储单元初始阻止为850K，在4.8V时发生相变，电变到85K....

图2-632Mbits相变存储阵列封装到测试板实物图存储阵列芯片封装完成后的测试结果如图2-7所的相变存储单元初始阻止为850K，在4.8V时发装后的32Mbits相变存储阵列测试为通路，并且12345678电压(V)12345678R=850KR=85K

华中科技大学硕士学位论文阵列的各个参数，包括导通情况，导通率，阈值电压电流，相变单态电阻以及阈值电压电流对晶态和非晶态电阻的影响。相变存储阵有两种方法：1、利用探针台扎针的方法进行测试，2、将相变存储装后制作测试板，利用外围译码电路和控制电路选择测试单元施加....

本文编号：3990769