单芯片多核处理器存储优化技术研究

发布时间：2024-12-22 03:13

　　以超大规模集成电路芯片晶体管数量持续增长为物质基础,单芯片多核处理器以可扩展性好、设计复杂度低、性能功耗比高等优点,成为当前单芯片处理器体系结构发展的主流。单芯片多核处理器分为同构多核处理器和异构多核处理器两种。无论是同构还是异构多核处理器,在计算性能迅速提升的同时,也带来了多核存储层次多、共享cache竞争和存储带宽受限等技术挑战。围绕这些多核存储问题,本文主要针对不规则存储访问应用开展算法层次的存储优化技术研究、面向不规则存储访问应用和在线事务处理应用开展了多核共享cache体系结构优化技术研究、面向带宽优化的存储控制器调度算法研究。 本文在算法级存储优化方面,首先分析了密集不规则矩阵和稀疏不规则矩阵运算的访存特征,建立了带优先级的重用数据访存模型。再结合异构多核处理器的存储层次性能特点,提出了减少中间临时结果传输、矩阵分块并行计算、多buffer实现计算与数据传输重叠、循环展开隐藏片内存储访问延时、改变数据存放格式减少控制开销和通用处理器核PPE与计算处理器核SPE并行计算提高程序并行性和访存带宽利用率等6种适合不规则矩阵在异构多核处理器上的存储优化技术。最后,利用Cell ...

【文章页数】：164 页

【学位级别】：博士

【部分图文】：

图2.19加速比随SPE数量变化曲线

国防科学技术大学研究生院博士学位论文128时的延时却大于n’=96时的延时，重传数据占用较多时间。)3-buffer，不同SPE个数的性能比较分析01020304050607001234567SPE数量时间（秒）SPE平均执行时间SPE计算时间SPE访存....

图 2.21 SPMV 执行时间和总时间曲线

图2.20不同下的性能3)各个优化的结果图2.21中，前4种优化方法针对SPMV，所以总时间随着SPMV的计算时间逐步减少。最后两种方法则对SPMV的计算没有作用，所以SPMV的计算时间没有变化，但总时间仍在减少。

图2.22加速比

图3.4SPMV计算中各数据的cache特征

(d)10次计算各数据cache容量占用对比图3.4SPMV计算中各数据的cache特征图3.4所示，对12个来自UF的稀疏矩阵向量乘分别进行1次和10次现以下特征：阵A占用了大约90%的cache容量，向量p和r一起占了约....

本文编号：4019342