MIMO-OFDM系统中低功耗FFT/IFFT处理器设计

发布时间：2024-12-31 21:46

　　 针对IEEE 802.11ac多输入多输出(MIMO)正交频分复用(OFDM)系统,设计一种支持8组128点数据并行处理的低功耗FFT/IFFT处理器,利用RAM实现对输入和输出数据的顺序调整,使得处理器可以与MIMO-OFDM系统中其他模块直接进行数据通信。该处理器通过Verilog语言实现,采用TSMC 65 nm工艺库进行逻辑综合,结果表明其在0.9 V,125℃的工艺库最差工作条件下可达到100 MHz工作频率,与利用寄存器延时单元实现输入和输出数据顺序调整的FFT/IFFT处理器相比,总的门数减少了32.98%,功耗降低了79.4%。

【文章页数】：6 页

【部分图文】：

图1数据输入和输出部分采用延时单元的FFT/IFFT处理器

图2MＲMDC输出数据排列方式

数据才可以直接被MIMO-OFDM系统中的后续模块所处理。因此，需通过输出数据顺序调整模块对MＲMDC结构输出数据进行顺序调整。输出数据顺序调整模块的结构要比输入数据顺序调整模块的结构复杂得多，需要利用3组FIFO和Commutator单元进行数据延时和数据调换处理。FIFO结构....

图3低功耗FFT/IFFT处理器结构

第42卷第7期施隆照，郭冀闽:MIMO-OFDM系统中低功耗FFT/IFFT处理器设计图3低功耗FFT/IFFT处理器结构利用对输出ＲAM读写地址的改变实现输出数据顺序调整的方法，如图4所示。TSMC65nm工艺库提供了2种双端口ＲAM类型，一种是双端口SＲAM，另一种是双端口Ｒ....

图4输出部分ＲAM的数据读写方式

第42卷第7期施隆照，郭冀闽:MIMO-OFDM系统中低功耗FFT/IFFT处理器设计图3低功耗FFT/IFFT处理器结构利用对输出ＲAM读写地址的改变实现输出数据顺序调整的方法，如图4所示。TSMC65nm工艺库提供了2种双端口ＲAM类型，一种是双端口SＲAM，另一种是双端口Ｒ....

本文编号：4021582