交叉阵列单元1S1R Verilog-A模型的建立与验证

发布时间：2025-03-19 00:24

　　存储器作为集成电路中重要的一部分,随着集成电路规模的增加,不论是存储容量、读写速度还是功耗都面临着更严格的挑战。存储器的优化变得越来越重要,传统的Flash存储器已逐渐不能满足人们的需求,非易失性存储器成为了存储器的优秀替代品,RRAM是非易失性存储器中一种,但在高集成度的要求下,RRAM阵列之间易产生串扰和漏电流,为解决这个问题,在RRAM基础上提出了新的阵列单元1S1R,1S1R是一种将选通器和存储器串联在一起的结构,可以有效避免串扰和漏电流的困扰,从而达到提高集成度的目的,因而1S1R电路模型变得越来越受关注。本文提出了一种用于电路仿真的选通器（1S）与双极型阻变存储器（1R）结合的1S1R Verilog-A模型。首先,抓住选通器双稳态的特点,分别从普尔弗朗克定律和欧姆线性关系出发,给出了描述选通器阈值切换前后两种不同状态的公式。再结合其阈值转化的过程,将两种状态进行联结,建立起选通器的Verilog-A模型。其次,对选通器模型中的参数(V_th1,V_th2,V_op,α,β,R_s)进行分析调整,...

【文章页数】：66 页

【学位级别】：硕士

【文章目录】：
摘要
abstract
第一章 绪论
    1.1 引言
    1.2 存储单元交叉阵列的发展和研究现状
        1.2.1 CRS存储单元
        1.2.2 1R存储单元
        1.2.3 1T1R存储单元
        1.2.4 1D1R存储单元
        1.2.5 1S1R存储单元
    1.3 本文的研究内容及研究意义
第二章 1S1R的组成与工作原理
    2.1 1S1R的组成
        2.1.1 RRAM
        2.2.2 Selector
    2.2 1S1R工作原理
    2.3 本文的研究方法和工具
    2.4 本章小结
第三章 新型1S1R的 Verilog-A模块设计
    3.1 RRAM的 Verilog-A模型
    3.2 Selector的 Verilog-A模型
    3.3 1S1R的 Verilog-A模型
    3.4 本章小结
第四章 1S1R模型的测试应用与集成
    4.1 1S1R模型的测试应用
        4.1.1 1S1R单元的测试
        4.1.2 1S1R单元在7T1R中的应用
    4.2 1S1R阵列的搭建
    4.3 本章小结
第五章 工作总结与展望
    5.1 工作总结
    5.2 工作展望
参考文献
附图与附表
致谢
攻读硕士学位期间的研究成果



本文编号：4036405