基于FPGA的可定制片上系统研究平台的设计与实现

发布时间：2017-05-29 18:06

  本文关键词：基于FPGA的可定制片上系统研究平台的设计与实现，由笔耕文化传播整理发布。

【摘要】：计算机体系结构领域的研究,往往由于可视化程度不足、调试方法简陋、硬件流片成本高昂等原因而困难重重。直到时钟级的系统模拟器如Gem5,以及可编程硬件结构如FPGA的出现,带来了全新的曙光。本文介绍了一个在FPGA之上设计实现的小而精的片上系统,该系统具有模块化、可定制、易于移植、扩展性强等特点。作为一个基础的科研平台,本系统非常适合于体系结构各个研究领域的快速原型开发和验证。本文的主要工作有：1.设计并实现兼容MIPS指令集的五级流水CPU,支持53条常用指令。2.设计并实现一整套核心模块,如CPO、Cache、MMU、中断控制器等,能够支持多任务操作系统的运行。3.设计并实现内部传输总线用于CPU与外部模块的连接,支持Wishbone接口及其Burst传输模式。4.设计并实现必要的外设模块,如PS2、UART、VGA、FLASH、PCM、SD卡等,并使用较为合理的地址分配策略进行管理。5.集成以上各个组件,完成一个小巧完整、可独立运行的片上系统。同时保证各模块间的低耦合,可以直接对各个模块进行方便地配置,包括MMU、Cache等核心部件。
【关键词】：可编程电路 片上系统 研究平台
【学位授予单位】：浙江大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TP303;TN791
【目录】：

• 摘要5-6
• Abstract6-12
• 第1章 绪论12-16
• 1.1 课题背景12-13
• 1.2 现有产品介绍13-14
• 1.2.1 Leon13
• 1.2.2 RISC-V13
• 1.2.3 MIPSfpga13
• 1.2.4 与本项目的比较13-14
• 1.3 项目整体框架14-15
• 1.4 本人工作15
• 1.5 本文组织结构15-16
• 第2章 处理器扩展设计与实现16-42
• 2.1 CPU模块化设计16-18
• 2.2 CPU指令集18-20
• 2.3 CPO寄存器设计20-24
• 2.3.0 状态寄存器21
• 2.3.1 异常参数寄存器21-22
• 2.3.2 异常返回地址寄存器22
• 2.3.3 异常处理基址寄存器22
• 2.3.4 中断使能寄存器22
• 2.3.5 中断来源寄存器22-23
• 2.3.6 页目录基址寄存器23
• 2.3.7 计时间隔寄存器23-24
• 2.3.8 看门狗寄存器24
• 2.4 核心态控制24-25
• 2.5 中断处理25-34
• 2.5.1 中断分类26-28
• 2.5.2 流水线中断捕获28-30
• 2.5.3 中断嵌套和中断入口点30-34
• 2.6 分页管理34-38
• 2.6.1 两级页表结构34-36
• 2.6.2 TLB设计36
• 2.6.3 MMU实现36-38
• 2.7 流水线控制38-40
• 2.8 本章小结40-42
• 第3章 总线架构与Cache加速42-64
• 3.1 Wishbone总线介绍42-48
• 3.1.1 共享总线结构42-43
• 3.1.2 信号线组成43-45
• 3.1.3 通讯协议45-47
• 3.1.4 优缺点分析47-48
• 3.2 跨时钟域数据传递48-58
• 3.2.1 异步FIFO49-54
• 3.2.2 同步FIFO54-58
• 3.2.3 同步与异步的比较58
• 3.3 CPU的Cache58-63
• 3.3.1 Cache存储结构58-60
• 3.3.2 Cache控制状态机60-61
• 3.3.3 虚索引实标签61-62
• 3.3.4 MMU的Cache读取62-63
• 3.4 本章小结63-64
• 第4章 外设IO与地址分配64-78
• 4.1 设备地址分配64-66
• 4.2 IO设备总线桥66-67
• 4.3 VGA设备实现67-71
• 4.3.1 VGA控制寄存器67-68
• 4.3.2 文本模式显示68-70
• 4.3.3 图形模式显示70-71
• 4.4 UART设备实现71-76
• 4.4.1 UART寄存器72-74
• 4.4.2 数据接收74-75
• 4.4.3 数据发送75
• 4.4.4 UART中断75-76
• 4.5 本章小结76-78
• 第5章 系统验证78-88
• 5.1 系统模块定制78-80
• 5.2 中断验证80-81
• 5.3 MMU与Cache验证81-83
• 5.4 小型操作系统运行验证83-85
• 5.5 应用程序运行情况85-86
• 5.6 本章小结86-88
• 第6章 总结与展望88-90
• 参考文献90-92
• 致谢92

【相似文献】

中国期刊全文数据库 前10条

1 刘美华,古志民,曹元大;Load Balancing Algorithm for Cache Cluster[J];Journal of Beijing Institute of Technology(English Edition);2003年04期

2 赵学梅,叶以正,李晓明,时锐;一种低功耗高性能的滑动Cache方案[J];计算机研究与发展;2004年11期

3 ;Design and Implementation of Hierarchy Cache Using Pagefile[J];Wuhan University Journal of Natural Sciences;2004年06期

4 VioLin;高容量L2Cache=高性能吗[J];电脑应用文萃;2004年10期

5 VioLin;电脑设备加速之Cache谈[J];电脑应用文萃;2004年11期

6 杜红燕,田兴彦,田新华;一种新颖的软件可控Cache优化方法[J];计算机工程与应用;2005年21期

7 ;A Novel Cache Invalidation Scheme for Mobile Networks[J];Wuhan University Journal of Natural Sciences;2006年02期

8 唐双燕;杨云仙;刘伟;;IA-32CPU Cache的一种特殊应用[J];软件导刊;2006年15期

9 杨君;李曦;仲力;周学海;;一种新型的嵌入式X路组相联cache结构[J];中国科学技术大学学报;2007年02期

10 赵昊翔;;从程序员的角度看Cache[J];程序员;2008年09期

中国重要会议论文全文数据库 前10条

1 所光;杨学军;;双核处理器性能最优的共享Cache划分[A];2008年全国开放式分布与并行计算机学术会议论文集(上册)[C];2008年

2 石文强;倪晓强;金作霖;张民选;;Cache动态插入策略模型研究[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（B辑）[C];2011年

3 汪腾;杨少军;;一种高效的指令Cache的结构[A];中国声学学会2001年青年学术会议[CYCA'01]论文集[C];2001年

4 ;Application of cache in Data Access Performance Optimization[A];2011年全国电子信息技术与应用学术会议论文集[C];2011年

5 李凡;李建中;何震瀛;;XML数据Cache策略研究[A];第二十二届中国数据库学术会议论文集（技术报告篇）[C];2005年

6 ;Research on WEB Cache Prediction Recommend Mechanism Based on Usage Pattern[A];中国电子学会第十五届信息论学术年会暨第一届全国网络编码学术年会论文集（上册）[C];2008年

7 宋杰;栾影;王广奇;于戈;王大玲;;OR-Cache:一种有效的对象-关系映射模型[A];第二十三届中国数据库学术会议论文集（技术报告篇）[C];2006年

8 张承义;郭维;周宏伟;;Cache漏流功耗的自适应优化:动态容量调整[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（B辑）[C];2011年

9 郑涵;吴英;丁晓东;乐嘉锦;;基于Web的个性化智能Cache库[A];第二十届全国数据库学术会议论文集（技术报告篇）[C];2003年

10 周旋;冯玉才;李碧波;孙小薇;;多服务器DBMS的Cache管理[A];数据库研究与进展95——第十三届全国数据库学术会议论文集[C];1995年

中国重要报纸全文数据库 前10条

1 上海 李超;什么是Cache[N];电脑报;2001年

2 徐春梅;国际品牌进入中国：适应是关键[N];中国经营报;2006年

3 刘昌勇;小缓存里的大学问[N];中国电脑教育报;2004年

4 超频者;K7-650（0015）最新实超报告[N];大众科技报;2000年

5 ;阿萌小辞典[N];电脑报;2004年

6 山东 黄家贞;富有个性的离线浏览器——CacheX[N];电脑报;2001年

7 中国计算机报测试实验室 王炳晨;Duron抵京，Thunderbird争宏[N];中国计算机报;2000年

8 广东 李锋;妙用 Cache 优化 Windows 2000[N];电脑报;2001年

9 岩公;电信网加速不难[N];中国计算机报;2003年

10 北京共创开源软件股份有限公司 董孝峰;共创NC的设计与实现[N];中国计算机报;2004年

中国博士学位论文全文数据库 前10条

1 黄安文;面向延迟优化的多核处理器Cache数据管理机制研究[D];国防科学技术大学;2013年

2 张轶;多核实时操作系统关键技术研究[D];东北大学;2014年

3 周宏伟;微处理器中Cache漏流功耗的体系结构级优化技术研究[D];国防科学技术大学;2007年

4 田新华;面向性能优化的压缩cache技术研究[D];国防科学技术大学;2007年

5 陈黎明;嵌入式微处理器中动态可配置Cache结构的研究[D];华中科技大学;2009年

6 付雄;利用程序分析和优化提高Cache性能[D];中国科学技术大学;2007年

7 贾小敏;多核处理器片上Cache访问行为分析与优化机制研究[D];国防科学技术大学;2011年

8 唐轶轩;面向多线程应用的Cache优化策略及并行模拟研究[D];中国科学技术大学;2012年

9 项晓燕;体系结构级Cache功耗优化技术研究[D];浙江大学;2013年

10 所光;面向科学计算应用的多核处理器Cache划分策略研究[D];国防科学技术大学;2009年

中国硕士学位论文全文数据库 前10条

1 舒晰;支持多媒体计算的可重构Cache研究与设计[D];湖南大学;2008年

2 杨向峰;一种32位DSP cache的设计与验证技术研究[D];江南大学;2008年

3 苏小昆;基于Tournament Caching的低功耗动态可重构Cache研究[D];湖南大学;2009年

4 郝玉艳;嵌入式系统中低功耗Cache的研究与设计[D];湖南大学;2009年

5 潘丽君;动态二进制翻译器中Code Cache管理策略的研究与分析[D];上海交通大学;2009年

6 刘彬;基于路暂停方法的高性能低功耗Cache研究[D];湖南大学;2007年

7 彭方;路预测与可重构Cache的自适应低能耗算法研究[D];湖南大学;2008年

8 胡涛;面向存储器完整性验证的Cache设计[D];华中科技大学;2011年

9 刘清;嵌入式系统中低功耗可重构Cache的研究与设计[D];湖南大学;2012年

10 李冬妮;嵌入式系统中低功耗Cache的重构技术研究[D];湖南大学;2012年

  本文关键词：基于FPGA的可定制片上系统研究平台的设计与实现，由笔耕文化传播整理发布。

，

本文编号：405398