基于USB3.0的高速数据传输系统的研究与设计

发布时间：2017-06-01 11:12

  本文关键词：基于USB3.0的高速数据传输系统的研究与设计，由笔耕文化传播整理发布。

【摘要】：数据传输系统是很多电子系统的重要组成部分,被广泛应用在数据采集、工业控制、测试等领域。国内外都在研发各式各样的数据传输系统,目前的高速数据传输一般多是采用PCI接口或者USB2.0接口。PCI接口在易用性上不如USB方便,但是USB2.0受限于480Mbps的带宽,不能实现超高速数据传输。USB3.0的传输速率达到了5Gbps,能有效解决USB2.0在传输带宽上不足的缺陷。基于USB3.0的高速数据传输系统将USB的易用性和对传输吞吐率的高要求很好的结合在一起,研究一个这样的系统具有重要的现实意义。本论文提出了一个基于FPGA和USB3.0的数据传输系统的设计方案并实现,主要包含了以下几个方面:1.选择了市面上较常见的CYUSB3014作为本课题的USB3.0接口芯片。基于CYUSB3014芯片和FPGA技术,对高速数据传输系统的总体框架进行了设计,在总体框架中,明确了硬件、FPGA逻辑、软件的设计思路,并提出了测试方法。2.对系统硬件总体设计进行了介绍,对系统各模块的电路原理图设计进行了详细的说明。设计了高速数据采集系统的PCB板,解决了高速PCB设计中的电磁兼容性不好,信号不完整、电源纹波大这几个方面的问题。3.在FPGA逻辑设计中采用了分层次设计,将整个逻辑设计分为数据采集部分和数据传输部分,工作在不同时钟域,对各时钟域之间的交互进行了跨时钟域的处理;设计了接收、发送模块负责自定义包的解析、存储、接收、封装以及相关调度;采用了双缓存进行乒乓操作,使得数据能不间断连续传输。4.针对CYUSB3014芯片Slave FIFO接口的特点,首次提出了相互循环的3状态收发状态机。该设计合理利用了传统状态机设计单读或者单写之后必须插入的等待周期,可最大限度的利用Slave FIFO接口的带宽。5.根据本系统的使用模式,移植了CYPRESS公司在CYUSB3014开发套件中所提供的固件程序和驱动程序;基于VC++6.0开发平台,设计了应用程序界面,开发了针对安全芯片数据采集和测试的应用程序。最后对系统的软、硬件进行了调试,将系统采集数据和逻辑分析仪采集的数据进行了对比,并对采集速度进行了计算,结果表明,系统符合设计要求。
【关键词】：USB3.0 CYUSB3014 Slave FIFO 高速数据传输系统
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TN919.3;TP334.7
【目录】：

• 摘要5-6
• ABSTRACT6-11
• 第一章 绪论11-18
• 1.1 课题背景11-14
• 1.1.1 课题来源11
• 1.1.2 USB2.0 接.的局限11-12
• 1.1.3 几种高速接.比较12-14
• 1.2 国内外研究现状14
• 1.3 论文的主要内容和章节安排14-18
• 1.3.1 本课题的主要工作14-16
• 1.3.2 本论文的章节安排16-18
• 第二章 系统相关技术简介及总体方案18-28
• 2.1 FPGA技术及结构18-22
• 2.1.1 FPGA技术简介18
• 2.1.2 FPGA实现原理18-19
• 2.1.3 FPGA内部结构19-22
• 2.2 USB3.0 协议简介22-24
• 2.3 USB3.0 接.芯片的选择24-25
• 2.4 系统总体设计方案25-27
• 2.5 本章小结27-28
• 第三章 系统硬件详细设计28-44
• 3.1 系统总体设计28
• 3.2 FPGA模块设计28-31
• 3.2.1 FPGA器件选型28-29
• 3.2.2 FPGA配置电路设计29-30
• 3.2.3 FPGA复位电路设计30
• 3.2.4 FPGA时钟电路设计30-31
• 3.3 USB3.0 接.芯片电路设计31-39
• 3.3.1 USB3.0 接.芯片介绍31-33
• 3.3.2 USB3.0 模块配置电路设计33-34
• 3.3.3 USB3.0 模块接.电路设计34-36
• 3.3.4 USB3.0 模块时钟电路设计36-37
• 3.3.5 USB3.0 模块的复位电路设计37
• 3.3.6 USB3.0 模块与FPGA接.电路设计37-39
• 3.4 电源模块电路设计39-40
• 3.4.1 电源输入回路设计39-40
• 3.4.2 电源转换电路设计40
• 3.5 硬件PCB设计40-43
• 3.5.1 电磁兼容设计41
• 3.5.2 信号完整性设计41-42
• 3.5.3 电源完整性设计42-43
• 3.6 本章小结43-44
• 第四章 FPGA逻辑详细设计44-56
• 4.1 系统逻辑总体设计44-45
• 4.2 Slave FIFO时序接.模块详细设计45-48
• 4.2.1 Slave FIFO接.和时序45-47
• 4.2.2 接.时序状态机设计47-48
• 4.3 包接收发送模块48-49
• 4.4 时钟复位模块49-51
• 4.4.1 系统时钟49-50
• 4.4.2 系统复位50-51
• 4.5 双. RAM控制模块51-53
• 4.6 跨时钟域处理53-55
• 4.6.1 慢时钟域到快时钟域电路53-54
• 4.6.2 快时钟域到慢时钟域电路54-55
• 4.7 本章小结55-56
• 第五章 软件详细设计56-69
• 5.1 固件程序设计56-61
• 5.1.1 固件开发环境56-57
• 5.1.2 固件程序开发57-60
• 5.1.3 低功耗的考虑60-61
• 5.2 驱动程序设计61-66
• 5.2.1 WDM模式的特点61-62
• 5.2.2 USB总线及驱动程序层次结构62-63
• 5.2.3 WDM驱动初始化63-64
• 5.2.4 即插即用( PnP)64-65
• 5.2.5 电源管理( Power Management)65
• 5.2.6 USB设备的读写65-66
• 5.3 应用程序设计66-68
• 5.3.1 上位机数据通信处理流程66-67
• 5.3.2 应用程序与驱动交互67
• 5.3.3 成果演示67-68
• 5.4 本章小结68-69
• 第六章 系统调试与分析69-73
• 6.1 系统调试过程69-70
• 6.2 系统联试及结果分析70-72
• 6.3 本章小结72-73
• 第七章结论73-75
• 7.1 本文的主要贡献73-74
• 7.2 下一步工作的展望74-75
• 致谢75-76
• 参考文献76-78

【参考文献】

中国硕士学位论文全文数据库 前1条

1 乔洪;高速PCB信号完整性分析及应用[D];西南交通大学;2006年

  本文关键词：基于USB3.0的高速数据传输系统的研究与设计，由笔耕文化传播整理发布。

，

本文编号：412460