面向流媒体应用的存储控制器研究与设计

发布时间：2017-06-29 16:01

  本文关键词：面向流媒体应用的存储控制器研究与设计，由笔耕文化传播整理发布。

【摘要】：随着工艺的进步,近年来处理器性能快速提升,而存储器的性能提升远远落后于处理器,存储器成为高性能处理器的性能瓶颈,访存系统在高性能处理器中的重要性逐渐加大,采用合适的存储调度算法是提高访存性能的重要手段。当前,流媒体应用逐渐成为处理器的主要负载,与传统应用相比,流媒体应用中的数据记录通过流的数据组织形式载入同时进行并行化加速处理,对存储系统提出了不同的要求,因此本论文针对流媒体应用对处理器访存系统展开研究。本设计的主要工作包括:(1)研究DDR的JEDEC标准协议规范,了解DDR SDRAM的工作机制及其关键技术,为存储控制器的整体设计提供理论基础。(2)对存储调度算法进行比较,找出不同的存储调度算法在资源公平性和数据吞吐量之间各自具有什么样的特点,需不需要增加多余的硬件设计,分析各种调度算法在面向流媒体应用时具有什么样的优劣之处。(3)分析流媒体应用的访存特性。通过对流媒体静态和动态压缩标准的访存行为进行分析,发现其数据访存不同于传统访存,同时根据流数据在内存中的映射关系,更好的了解流数据的访存特性。(4)根据JEDEC标准协议规范,设计符合DDR协议的存储控制器整体架构,并根据分析所得的流媒体应用的访存特性,优化实现了DDR存储控制器并完成的RTL级设计。(5)对所设计的存储控制器进行软硬件仿真及验证,并给出分析结果。在硬件验证条件有所限制的情况下,系统频率为125MHz,测得该存储控制器的最大路径延时为6.649ns,最小周期为9.143ns,资源使用的总功耗为5.542W,漏流功耗接近总功耗的50%。
【关键词】：DDR 流媒体应用 存储控制器 FPGA Verilog
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP333

  本文关键词：面向流媒体应用的存储控制器研究与设计，由笔耕文化传播整理发布。

，

本文编号：498420