基于PCIE固态硬盘的嵌入式存储技术

发布时间：2017-07-03 18:12

  本文关键词：基于PCIE固态硬盘的嵌入式存储技术

  更多相关文章： PCIE总线 NAND Flash 嵌入式存储 CPCIE FPGA

【摘要】：存储系统是航测系统的关键组成部分，随着高分辨率、高频帧CCD相机在航测中的广泛使用，不仅要求存储系统可以对航测数据进行高速稳定的存储，，还要能克服空天等恶劣环境。针对这些要求，本文提出了基于PCIE固态硬盘的嵌入式存储技术，就存储系统的硬件平台搭建和数据流设计的相关技术问题进行了研究。 针对硬件平台的搭建，本文深入研究了PCIE协议和CPCIE规范，提出了设计方案，采用PCIE固态硬盘的结构，以NAND Flash作为固态存储芯片，以PCIE高速接口作为板卡接口，按照CPCIE3U规范设计。根据提出的设计方案和性能要求，完成了芯片选型、硬件原理图及PCB的设计。该设计方案一方面依靠CPCIE规范的高速高带宽的背板连接、抗恶劣环境和紧密耦合等优点，提升了系统的可靠性和性能；另一方面借助于固态存储芯片NAND Flash的功耗小、体积小、抗震能力强等优点，使系统的可靠性得以增强，体积和功耗也得以降低。 针对数据流设计，在硬件平台的基础上，本文提出了一种系统数据流的设计方案，存储系统数据流在EDK中设计完成，以MicroBlaze处理器为系统CPU，以Standalone嵌入式操作系统作为操作系统。为解决系统PCIE高速通信，本文采用了Xilinx自带的IP核PLBv46Bridge作为PCIE接口模块，通过PCIE总线板卡成功被主控设备找到。为解决系统的高速缓存，研究了MPMC的NPI接口的读写时序，并在FPGA中设计了NPI控制器，成功实现了对DDR3的读写，经测试写入DDR3的速度达到560MB/s，读取DDR3的速度为400MB/s。为了实现对NAND Flash芯片的高速访问，本文首先分析了NAND Flash物理层的驱动逻辑、FRAM芯片的读写，并在FPGA中实现了这些操作时序，研究了并行技术及流水线技术，提出了片外并行片内两级流水的写入技术；其次给出了NAND Flash控制器的总体设计，提出了NAND Flash控制器IO扩展的一种方法，有效节省了FPGA资源；然后提出了NAND Flash坏块的管理方法，解决了坏块地址的快速检索并节省了用于存储坏块地址的存储空间；最后在FPGA中实现片外并行片内两级流水的写入方式，经过性能测试分析可达到352MB/s的写入速度。总的来说，NPI控制器和NAND Flash控制器都满足了250MB/s存储带宽的要求，达到了预期目标，解决了高速航测数据的存储问题。 为了形成集数据采集、存储、管理于一体的ATR记录系统，本文在相关研究成果的基础上，提出了多模块ATR记录系统的设计方案，整个系统按照CPCIE3U规范设计，架构十分灵活，并完成了主控交换板的硬件设计。
【关键词】：PCIE总线 NAND Flash 嵌入式存储 CPCIE FPGA
【学位授予单位】：中国科学院研究生院（光电技术研究所）
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP333
【目录】：

• 致谢4-5
• 摘要5-6
• ABSTRACT6-11
• 1 引言11-16
• 1.1 研究背景11
• 1.2 国内外现状及发展趋势11-14
• 1.2.1 固态存储系统的现状及发展趋势11-13
• 1.2.2 系统架构平台的现状及发展趋势13-14
• 1.3 研究内容与章节安排14-16
• 2 PCIE 协议及 CPCIE 规范介绍16-23
• 2.1 本章引言16
• 2.2 PCIE 协议介绍16-20
• 2.2.1 PCIE 总线拓扑16-17
• 2.2.2 PCIE 体系分层17-18
• 2.2.3 PCIE 数据传输18-20
• 2.3 CPCIE 规范20-22
• 2.4 本章小结22-23
• 3 存储系统的硬件设计23-35
• 3.1 本章引言23
• 3.2 性能要求和主要芯片介绍23-26
• 3.2.1 性能要求23
• 3.2.2 芯片选型23-26
• 3.3 原理图设计26-31
• 3.3.1 DDR3 电路设计26-27
• 3.3.2 电源电路设计27-29
• 3.3.3 时钟电路设计29
• 3.3.4 PCIE 高速接口电路设计29-30
• 3.3.5 配置电路和 JTAG 口电路设计30-31
• 3.3.6 NAND Flash 电路和 FRAM 电路设计31
• 3.4 高速 PCB 设计31-34
• 3.4.1 高速 PCB 布线遇到的问题31-32
• 3.4.2 高速 PCB 信号线布线规则32-34
• 3.5 本章小结34-35
• 4 存储系统数据流设计35-53
• 4.1 本章引言35
• 4.2 系统数据流的整体设计35-36
• 4.3 PCIE 接口模块36-38
• 4.3.1 PCIE 硬核36-37
• 4.3.2 PCIE 接口模块的联调37-38
• 4.4 数据缓存模块38-41
• 4.4.1 MPMC 控制器38
• 4.4.2 NPI 控制器38-40
• 4.4.3 Chipscope 采样结果和分析40-41
• 4.5 NAND Flash 控制器41-52
• 4.5.1 读 NAND Flash ID42-43
• 4.5.2 读 NAND Flash 页数据43-44
• 4.5.3 写 NAND Flash 页数据44-45
• 4.5.4 擦除 NAND Flash 数据45-46
• 4.5.5 读当前状态46
• 4.5.6 坏块扫描46-47
• 4.5.7 FRAM 控制器47-48
• 4.5.8 并行技术48
• 4.5.9 流水线技术48
• 4.5.10 片外并行片内两级流水48
• 4.5.11 NAND Flash 控制器总体架构48-50
• 4.5.12 Chipscope 采样结果与分析50-52
• 4.6 本章小结52-53
• 5 多模块 ATR 记录系统53-58
• 5.1 本章引言53
• 5.2 多模块 ATR 记录系统设计方案53
• 5.3 主控交换板的硬件设计53-57
• 5.3.1 主控交换板芯片选型54-56
• 5.3.2 主控交换板原理图及 PCB 设计56-57
• 5.4 本章小结57-58
• 6 全文总结与展望58-60
• 6.1 全文工作总结58-59
• 6.2 论文创新点59
• 6.3 下一步工作展望59-60
• 参考文献60-63
• 作者简历及攻读硕士学位期间发表的学术论文63

【参考文献】

中国期刊全文数据库 前10条

1 刘燎原;;基于VHDL语言的汉明码编码器和译码器的设计[J];安徽职业技术学院学报;2006年04期

2 王辉;黄致新;张峰;刘敏;;硬盘磁记录介质的发展与展望[J];信息记录材料;2006年03期

3 吴晓薇;郭子政;;磁阻随机存取存储器(MRAM)的原理与研究进展[J];信息记录材料;2009年02期

4 侯莹莹;关丹丹;;高速PCB中的过孔设计研究[J];电子与封装;2009年08期

5 董永吉;陈庶樵;李玉峰;李印海;;Xilinx PCI-Express核总线接口设计与实现[J];电子技术应用;2011年08期

6 陈利杰;周维超;郭帅;苏海冰;吴钦章;;基于CPCIE的高速数据交换中心的设计[J];光电工程;2011年07期

7 余辉龙;何昕;魏仲慧;王东鹤;;应用NAND型闪存的高速大容量图像存储器[J];光学精密工程;2009年10期

8 张天林;张思敏;;CPCI-E与VPX总线标准的比较分析[J];工业控制计算机;2009年07期

9 张峰;;基于Nandflash阵列的高速存储技术[J];电讯技术;2013年01期

10 雷雨;任国强;孙健;徐永刚;黄辉;;基于PCIE的高速光纤图像实时采集系统设计[J];电子技术应用;2013年10期

中国博士学位论文全文数据库 前1条

1 孙科林;基于多核DSP的实时图像处理平台研究[D];电子科技大学;2012年

  本文关键词：基于PCIE固态硬盘的嵌入式存储技术

  更多相关文章： PCIE总线 NAND Flash 嵌入式存储 CPCIE FPGA

本文编号：514674