一种兼容MCS-51指令集的单片机内核的设计与验证

发布时间：2017-07-19 22:01

  本文关键词：一种兼容MCS-51指令集的单片机内核的设计与验证

  更多相关文章： 51内核 流水线 数据冲突 功能验证 单片机

【摘要】：本文重点设计了一款兼容MCS-51指令集系统的51内核，，它包括微处理器和中断系统两部分。本设计在功能上可完成111条指令的逻辑功能以及22个中断源的中断仲裁。 在微处理器设计方面，将CISC指令集系统微处理器设计技术与RISC系统微处理器架构设计技术相融合，提出了一种多周期指令和流水线技术相结合的方法，并设计了一款流水线实现的CISC指令集架构的微处理器。本设计分为三级流水线，包括取指级、译码级和执行级，取指级和译码级完成将指令码取出并对其译码的功能，执行级在一个时钟周期内完成取操作数、运算和写回三步操作，避免了数据冲突问题。运算单元的处理上采用了不恢复余数算法的除法器，提高计算速度。在中断系统的设计上，对22个中断源的中断仲裁采取分组并行、三级串行的仲裁电路。 本文还搭建了针对内核的验证平台，对51指令集进行了功能验证，对流水线冲突等问题做了焦点验证，同时随机生成中断源对中断系统的进行了相应的功能验证。最后在SMIC0.13μm工艺下对设计进行了逻辑综合，其频率可达100MHz，面积为18.5万μm2。
【关键词】：51内核 流水线 数据冲突 功能验证 单片机
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP368.1
【目录】：

• 摘要5-6
• Abstract6-9
• 第一章 绪论9-13
• 1.1 课题研究背景9
• 1.2 国内外研究现状与趋势9-11
• 1.3 论文主要内容和章节结构11-13
• 1.3.1 论文主要内容11-12
• 1.3.2 论文章节结构12-13
• 第二章 典型 8051 内核架构分析13-23
• 2.1 8051 单片机的基本结构13-14
• 2.2 8051 内核技术分析14-21
• 2.2.1 8051 内核指标14-15
• 2.2.2 指令集以及时序分析15-20
• 2.2.3 8051 内核存储系统20-21
• 2.3 本章小结21-23
• 第三章 兼容 MCS-51 内核的设计23-47
• 3.1 内核的架构设计23-29
• 3.1.1 内核总体设计方案23-26
• 3.1.2 内核接口描述26-28
• 3.1.3 内核内部特殊功能寄存器的描述28-29
• 3.2 微处理器 CISC 指令集的流水线架构29-39
• 3.2.1 流水线技术简介30-32
• 3.2.2 CISC 指令集系统实现流水线的难点32-33
• 3.2.3 本设计中的流水线实现33-39
• 3.3 微处理器的运算单元39-42
• 3.3.1 运算单元设计分析39-41
• 3.3.2 除法器单元的设计41-42
• 3.4 中断系统的设计42-46
• 3.4.1 中断源以及服务程序43-44
• 3.4.2 中断系统架构设计44-46
• 3.5 本章小结46-47
• 第四章 兼容 MCS-51 的内核的验证与综合47-69
• 4.1 微处理器的验证47-50
• 4.1.1 验证技术概述47-49
• 4.1.2 微处理器的功能验证技术49-50
• 4.2 内核的验证与结果分析50-63
• 4.2.1 内核的功能验证分析50-52
• 4.2.2 微处理器关键点的功能验证52-54
• 4.2.3 微处理器指令集的功能验证54-61
• 4.2.4 中断系统的功能验证61-63
• 4.3 内核的逻辑综合63-67
• 4.4 内核的形式验证67
• 4.5 本章小结67-69
• 第五章 结束语69-71
• 5.1 总结69-70
• 5.2 技术展望70-71
• 致谢71-73
• 参考文献73-75
• 研究成果75-76

【参考文献】

中国期刊全文数据库 前6条

1 张珩;沈海华;;龙芯2号微处理器的功能验证[J];计算机研究与发展;2006年06期

2 郭阳,李暾,李思昆;微处理器功能验证方法研究[J];计算机工程与应用;2003年05期

3 陈天超;冯百明;;单精度浮点数累加和误差研究[J];计算机应用;2013年06期

4 赵娟;李振坤;刘怡俊;张希花;刘玉转;;基于Verilog HDL设计实现的乘法器性能研究[J];微计算机信息;2008年08期

5 曹学飞;张盛兵;张骏;;32位CISC微处理器流水线的设计[J];微电子学与计算机;2007年04期

6 杨光;赵庆哲;;用Design Compiler进行逻辑综合概述[J];微处理机;2010年05期

本文编号：564982