基于eMMC的高速大容量存储卡研制

发布时间：2017-07-27 15:41

  本文关键词：基于eMMC的高速大容量存储卡研制

  更多相关文章： e MMC 5.0 FPGA 高速大容量 HS200 通用性

【摘要】：随着自动测试系统的发展,在其中扮演重要角色的数据记录器对存储介质的各项要求也逐渐提高。e MMC是一种内部嵌入Nand Flash控制器的新型存储芯片,已经广泛应用于消费电子领域如智能手机、平板电脑等。e MMC在容量、成本、体积、存储速率以及控制方式上与Nand Flash芯片相比都有着明显的优势。本文主要通过研究e MMC5.0器件的控制方法以将其应用到高速大容量存储卡的研制中,为存储介质升级提供了新的解决方案。本文以e MMC5.0规范为研究基础,对规范中的主要工作模式、速度模式以及操作时序等方面进行了研究总结,并归纳出总线协议中适用于本文研究的重点内容。通过硬件设计为实现e MMC在高速大容量存储卡中的应用提供解决方案,对主要技术指标进行分析之后设计了硬件的详细方案,按照功能主要划分为存储模块、缓存模块、信息记录模块、主控制器以及扩展PXI Express接口。系统以FPGA作为主控制器以实现良好的时序性能和I/O性能。在关键器件的布局和关键信号的布线中充分考虑了硬件电路的设计原则。在系统固件设计中按照功能的实现对固件方案进行了详细设计。核心功能模块为e MMC控制逻辑,通过对e MMC命令发送、响应接收以及数据的写入与读取等底层模块的设计实现了e MMC在HS200模式下8bits总线宽度模式下的存储,在控制逻辑的模块划分与接口功能划分时根据流程控制的需求实现了模块复用,节约了主控制器的逻辑资源。通过对物理层接口的时序设计实现了e MMC控制逻辑的通用性和可移植性。固件设计中的缓存控制逻辑以及信息记录控制逻辑配合完成了整个板卡系统的存储功能。在调试和测试中,依据设计方案由底层模块开始自底向上逐步实现完整的板卡功能,本文对e MMC控制逻辑的调试进行重点介绍。通过测试模块功能及技术指标,本文研制的高速大容量存储卡存储容量达到116GB,单片e MMC芯片的数据传输速度可达40MB/s以上,而整个板卡的数据传输速度可达150MB/s。并且板卡的功能具有较好的可移植性和通用性,满足设计要求。
【关键词】：e MMC 5.0 FPGA 高速大容量 HS200 通用性
【学位授予单位】：哈尔滨工业大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP333
【目录】：

• 摘要4-5
• Abstract5-10
• 第1章 绪论10-16
• 1.1 课题来源及研究的目的和意义10
• 1.2 eMMC特点简述10-12
• 1.3 国内外研究现状分析12-14
• 1.3.1 数据记录器常用存储介质12
• 1.3.2 eMMC规范的发展及研究现状12-13
• 1.3.3 eMMC控制器的研究现状13-14
• 1.4 主要研究内容及论文结构14-16
• 第2章 eMMC 5.0 规范的研究16-34
• 2.1 eMMC 5.0 的器件与系统16-18
• 2.1.1 eMMC 5.0 的系统概述16-17
• 2.1.2 eMMC 5.0 的器件结构17-18
• 2.2 eMMC 5.0 的速度模式18-20
• 2.3 eMMC 5.0 的工作模式20-21
• 2.4 eMMC 5.0 的寄存器21-26
• 2.4.1 OCR寄存器22
• 2.4.2 CID寄存器22-23
• 2.4.3 CSD寄存器23-25
• 2.4.4 EXT_CSD寄存器25
• 2.4.5 RCA寄存器和DSR寄存器25-26
• 2.5 eMMC 5.0 的总线工作方式与时序26-33
• 2.5.1 命令与响应26-28
• 2.5.2 器件工作模式操作流程28-30
• 2.5.3 总线协议介绍30-33
• 2.6 本章小结33-34
• 第3章 系统方案与硬件设计34-48
• 3.1 系统总体方案设计34-35
• 3.1.1 硬件指标介绍34
• 3.1.2 设计的原则34-35
• 3.1.3 系统总体方案设计35
• 3.2 硬件电路设计35-47
• 3.2.1 eMMC存储模块35-37
• 3.2.2 高速缓存模块37-40
• 3.2.3 LVDS接口模块40-41
• 3.2.4 信息记录模块41
• 3.2.5 主控制器41-43
• 3.2.6 PXI-Express接口43-44
• 3.2.7 电源系统44-45
• 3.2.8 PCB设计45-47
• 3.3 本章小结47-48
• 第4章 系统固件设计48-65
• 4.1 系统固件总体设计48
• 4.2 eMMC控制逻辑的设计48-59
• 4.2.1 初始化模块的设计48-55
• 4.2.2 数据发送模块设计55-57
• 4.2.3 数据接收模块设计57-59
• 4.3 E~2PROM控制逻辑设计59-61
• 4.4 SRAM控制逻辑的设计61-63
• 4.5 时序约束63-64
• 4.6 本章小结64-65
• 第5章 调试与测试分析65-76
• 5.1 调试方法及流程65-67
• 5.2 eMMC控制逻辑调试67-71
• 5.2.1 命令发送逻辑调试67
• 5.2.2 响应接收逻辑调试67-69
• 5.2.3 数据发送逻辑调试69-70
• 5.2.4 数据接收逻辑调试70-71
• 5.3 系统测试71-74
• 5.3.1 eMMC总线功能测试71
• 5.3.2 板卡存储速度测试71-73
• 5.3.3 指标验证73-74
• 5.4 调试中遇到的问题及解决方法74-75
• 5.5 结果分析与系统的优化展望75
• 5.6 本章小结75-76
• 结论76-78
• 参考文献78-81
• 附录81-82
• 攻读学位期间发表的学术论文及其他成果82-84
• 致谢84

【参考文献】

中国期刊全文数据库 前5条

1 柯炜,宋文娟,赵华;一种用于CCD器件的高速数据采集系统的设计及编程[J];电子工程师;2001年06期

2 朝良;LVDS接口电路及设计[J];今日电子;2003年01期

3 刘军智;;High-speed broadband data acquisition system based on FPGA[J];Journal of Measurement Science and Instrumentation;2013年03期

4 鲁慧荣;;eMMC/eMCP将成为移动设备嵌入式存储主导技术[J];集成电路应用;2013年02期

5 马庆锋;王芳;;基于CF卡的数据存储系统设计[J];山东科学;2008年03期

中国硕士学位论文全文数据库 前2条

1 胡文文;基于eMMC存储系统性能的研究与优化[D];北京邮电大学;2012年

2 朱雨;卫星高速载荷数据模拟源的研制[D];哈尔滨工业大学;2013年

，

本文编号：582184