IEEE1394总线物理层仲裁控制器的设计与验证

发布时间：2017-07-29 04:16

  本文关键词：IEEE1394总线物理层仲裁控制器的设计与验证

  更多相关文章： IEEE1394 仲裁 控制器

【摘要】：IEEE1394又被称为FireWire，最开始是苹果公司于20世纪80年代中期开始开发的一种高速串行总线标准，IEEE1394总线提供了一种允许多种高性能设备的串行总线互联，支持异步传输可实现点与点之间的通信，支持等时传输可满足对传输数据有稳定要求的音频视频传输，可运用在高速打印机、数码设备、电视机顶盒等应用上。 本文以IEEE1394b协议为基础首先介绍了总线的各个协议层，然后突出介绍物理层中各个功能模块的功能特点，详细讲述了仲裁控制模块需要实现的功能需求并给出了原理过程的说明，然后在此基础上开始仲裁控制器的设计工作。 本文设计的物理层仲裁控制器，实现了RTL代码的编写并进行了状态机的设计，达到了仲裁控制的功能需求，包括从上电复位、树标识到自标识的总线初始化过程，完成了总线的配置。仲裁控制器支持Alpha和Beta两种仲裁方式，既可用于Alpha模式链路层和DS模式端口的仲裁服务，也可为更高级的Beta模式链路层和Beta端口作出高效的仲裁授权方式。为了保证功能的正确性，，本文搭建了验证平台对仲裁控制器的功能点进行了动态仿真验证。
【关键词】：IEEE1394 仲裁 控制器
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP336
【目录】：

• 摘要3-4
• Abstract4-8
• 第一章 绪论8-12
• 1.1 技术背景8-9
• 1.2 技术优势9
• 1.3 论文主要工作及内容安排9-12
• 第二章 总线体系架构概述12-16
• 2.1 总线管理层12-13
• 2.2 事务层13-14
• 2.3 链路层14
• 2.4 物理层14-16
• 第三章 仲裁控制原理16-44
• 3.1 术语和定义16-18
• 3.2 总线复位18-21
• 3.2.1 总线复位状态机18-19
• 3.2.2 总线复位条件19-20
• 3.2.3 总线复位过程20-21
• 3.3 树标识21-24
• 3.3.1 树标识状态机21-22
• 3.3.2 根节点竞争22-23
• 3.3.3 强制根节点23-24
• 3.4 自标识24-26
• 3.4.1 自标识状态机24-26
• 3.4.2 代理自标识26
• 3.5 包的发送格式26-27
• 3.6 仲裁27-44
• 3.6.1 LEGACY 模式仲裁27-32
• 3.6.2 Beta 模式仲裁32-34
• 3.6.3 混合总线仲裁34-38
• 3.6.4 仲裁状态机38-44
• 第四章 设计与实现44-76
• 4.1 仲裁控制器的模块连接44-45
• 4.2 接口主要信号45-47
• 4.3 仲裁控制器功能概述47-48
• 4.4 总线复位的时间48
• 4.5 树标识48-52
• 4.5.1 子端口48
• 4.5.2 根节点48-49
• 4.5.3 子握手条件49
• 4.5.4 父握手条件49
• 4.5.5 树标识实现49-52
• 4.6 自标识52-56
• 4.6.1 自标识授权52
• 4.6.2 最小未标识端口52
• 4.6.3 自标识包的发送52
• 4.6.4 自标识实现52-55
• 4.6.5 Border 节点的确定55-56
• 4.6.6 ProxyRoot 的确定56
• 4.6.7 SENIOR 端口确定56
• 4.7 LEGACY 仲裁56-58
• 4.7.1 仲裁计时器56
• 4.7.2 Alpha 请求的有效56-57
• 4.7.3 Alpha 请求的清除57
• 4.7.4 Alpha 请求的授权57-58
• 4.7.5 Alpha 转换请求58
• 4.7.6 DS 端口的阻塞58
• 4.8 Beta 模式仲裁58-62
• 4.8.1 Beta 模式请求58-59
• 4.8.2 最优请求的计算59-60
• 4.8.3 最优端口的计算60
• 4.8.4 Beta 请求授权60-62
• 4.9 混合总线仲裁62-65
• 4.9.1 SeniorBorder 节点62
• 4.9.2 ProxyRoot 节点62
• 4.9.3 混合总线仲裁62-63
• 4.9.4 BOSS 的包尾授权63-65
• 4.10 总线的切换65-66
• 4.11 相位的切换66
• 4.12 发送与接收控制66-67
• 4.13 仲裁控制器状态机的设计67-76
• 第五章 仿真验证76-86
• 5.1 验证流程76
• 5.2 验证环境及相应工具76-77
• 5.3 功能仿真77-86
• 5.3.1 PHY 授权给 Link78-79
• 5.3.2 包尾授权给空包79-81
• 5.3.3 授权 Junior 端口81-82
• 5.3.4 IDLE 状态下授权82-86
• 第六章 总结86-88
• 致谢88-90
• 参考文献90-93

【参考文献】

中国期刊全文数据库 前10条

1 李新建;薛重德;张志林;;用CH365实现PCI总线与DSP的通信[J];单片机与嵌入式系统应用;2006年12期

2 丁俊;李娜;杨军;;面向Avalon总线的AES-128/192/256 IP核的设计与实现[J];电子测量技术;2010年08期

3 李玲,王祖强;AHB总线仲裁器的设计[J];电子工程师;2005年01期

4 许燕萍;杨代华;;RS485串行总线可靠性的研究[J];电子科技;2009年02期

5 孟海波;张志敏;;基于传输时间精确预测的片上总线仲裁算法[J];计算机辅助设计与图形学学报;2008年07期

6 聂鑫,田建生,梁远灯;基于FPGA的PCI总线仲裁器设计[J];计算机测量与控制;2005年08期

7 刘宝明;苏培培;张鹏;;基于CPCI总线的IEEE1394接口模块设计与应用[J];计算机测量与控制;2011年10期

8 朱榆涵;邵洪峰;伊小素;龙映雪;;IEEE 1394b VersaPHY的IP核设计与实现[J];计算机测量与控制;2012年09期

9 王鹏;郭忠文;;基于Verilog HDL的高速可综合FSM设计[J];计算机工程与设计;2006年11期

10 侯明;杜奕;;基于CAN总线的接口电路设计[J];通信技术;2008年07期

本文编号：587443