当前位置:主页 > 科技论文 > 计算机论文 >

基于FPGA的DDR3控制器IP设计与验证

发布时间:2017-08-03 17:03

  本文关键词:基于FPGA的DDR3控制器IP设计与验证


  更多相关文章: 存储器 DDR3 SDRAM 控制器


【摘要】:存储器是计算机系统的重要组成部分,性能的好坏直接影响计算机系统。相对于磁性存储器和光学存储器而言,半导体存储器以其高速率、体积小、高性价比、大容量和良好的兼容性在许多领域得到了广泛的应用。同时,绿色环保、低功耗等问题也给存储器的研发带来了新的挑战。由于处理器不能直接访问内存,内存控制器则负责处理器对内存的控制操作,而内存控制器则决定了计算机系统所能使用的内存类型、内存容量、数据宽度、传输速度等重要参数,因此内存控制器成为影响内存性能发挥和计算机系统整体性能提高的重要因素之一。本课题在详细研究了JEDEC组织制定的DDR3 SDRAM内存技术规范的文档基础上,通过对芯片内部功能模块、控制命令以及工作状态流程的具体研究分析,总结出一套DDR3 SDRAM内存控制器的设计架构,然后采用了自上而下的设计方法完成对DDR3控制器的整体设计。完成全部硬件代码设计后,使用Modelsim仿真工具对本设计进行较为详细的仿真。仿真完成之后在Cyclone IV系列FPGA上实现控制器电路,最后验证本设计的可行性,完成本文的所有工作。
【关键词】:存储器 DDR3 SDRAM 控制器
【学位授予单位】:南昌航空大学
【学位级别】:硕士
【学位授予年份】:2015
【分类号】:TP332
【目录】:
  • 摘要4-5
  • Abstract5-8
  • 第1章 绪论8-11
  • 1.1 研究背景8
  • 1.2 DDR的国内外研究发展现状8-10
  • 1.3 论文研究意义10
  • 1.4 论文主要结构10-11
  • 第2章 DDR3 SDRAM的内部结构及关键技术11-25
  • 2.1 DDR3 SDRAM功能描述11
  • 2.2 DDR3 SDRAM内部结构11-13
  • 2.3 DDR3 SDRAM引脚定义13-15
  • 2.4 DDR3 SDRAM基本命令15-16
  • 2.5 DDR3 SDRAM模式寄存器16-18
  • 2.6 DDR3 SDRAM读写操作时序18-23
  • 2.6.1 读操作19-23
  • 2.6.2 写操作23
  • 2.7 小结23-25
  • 第3章 DDR3控制器IP的实现25-39
  • 3.1 FPGA简介25-27
  • 3.1.1 FPGA芯片介绍25
  • 3.1.2 FPGA基本结构25-26
  • 3.1.3 采用FPGA设计DDR3控制器的优势26
  • 3.1.4 FPGA一般设计流程26-27
  • 3.2 设计工具27-28
  • 3.3 DDR3 SDRAM的控制器架构28-29
  • 3.3.1 设计方法28
  • 3.3.2 整体架构28-29
  • 3.4 时钟产生模块29-30
  • 3.5 控制模块30-36
  • 3.5.1 初始化模块30-32
  • 3.5.2 状态控制模块32-34
  • 3.5.3 命令产生模块34-35
  • 3.5.4 刷新模块35-36
  • 3.6 数据通道控制模块36-38
  • 3.6.1 读通道模块36-37
  • 3.6.2 写通道模块37-38
  • 3.7 小结38-39
  • 第4章 功能仿真与板级验证39-46
  • 4.1 仿真软件介绍39
  • 4.2 DDR3控制器初始化时序图39-40
  • 4.2.1 初始化仿真时序图40
  • 4.3 DDR3控制器写数据时序图40-41
  • 4.3.1 BC4写数据时序图40-41
  • 4.3.2 BL8写数据时序图41
  • 4.4 DDR3控制器读数据时序图41-42
  • 4.4.1 BC4读数据时序图41-42
  • 4.4.2 BL8读数据时序图42
  • 4.5 DDR3控制器刷新请求响应时序图42-43
  • 4.5.1 刷新响应时序图42-43
  • 4.6 DDR3内存控制器板级验证43-45
  • 4.6.1 硬件平台介绍43
  • 4.6.2 验证方案、流程43-44
  • 4.6.3 系统调试44-45
  • 4.7 小结45-46
  • 第5章 总结与展望46-48
  • 5.1 总结46
  • 5.2 工作展望46-48
  • 参考文献48-50
  • 致谢50-51
  • 附录 DDR3控制器顶层verilog HDL代码51-56

【相似文献】

中国期刊全文数据库 前10条

1 Konrad Scheuer;集成了网络连接的低成本控制器[J];国外电子元器件;2005年04期

2 陈晓明;谭争光;王鹏;褚凌越;;TMS320C6416与CAN控制器的接口实现[J];电子元器件应用;2010年04期

3 赵娟娟;郝继飞;刘会娟;李航;;基于AT90CAN128的小型车载控制器[J];机械工程与自动化;2011年01期

4 曲延滨 ,周庆明 ,潘毅;TMS320LF2407A的CAN控制器应用实例[J];微型机与应用;2003年09期

5 文川;;基于uC/OS-Ⅱ的塑料坯成型控制器的设计[J];塑料;2006年02期

6 赵望达;一种同时适配Ⅱ型和Ⅲ型仪表的控制器接口的设计[J];微型机与应用;1995年07期

7 李炳生,张波涛;DSP与CAN控制器的接口及实现[J];武汉科技大学学报(自然科学版);2002年02期

8 陆佳炜;蓝牙主控制器接口简析[J];半导体技术;2003年03期

9 邓必红;余臻;王威;;基于80C320的通讯控制器的实现[J];电脑知识与技术;2006年29期

10 王立华;邵玉芹;孟秀锦;;基于MAX Ⅱ CPLD的LCD控制器设计[J];微计算机信息;2010年14期

中国重要会议论文全文数据库 前1条

1 吴昌平;;CAN总线及在电除尘器控制器中的实现[A];第九届全国电除尘、第一届脱硫学术会议论文集[C];2001年

中国硕士学位论文全文数据库 前10条

1 董岱岳;基于FPGA的DDR3 SDRAM控制器设计[D];山东大学;2015年

2 贺朝阳;增程式辅助动力系统控制系统的研究[D];北京理工大学;2015年

3 陆骏;基于软件定义网络的多控制器部署问题研究[D];大连理工大学;2015年

4 王海燕;高性能DDR3/LPDDR2 SDRAM控制器设计及软件验证[D];电子科技大学;2014年

5 杨军;基于FPGA的DDR3控制器IP设计与验证[D];南昌航空大学;2015年

6 司庆华;嵌入式音频控制器的设计[D];南京理工大学;2006年

7 王艳;基于WSN的路灯单灯控制器研究[D];东北大学;2012年

8 刘宁勇;基于x86的可编程自动化控制器设计与实现[D];北方工业大学;2012年

9 刘燕;可远程组网控制的高性价比智能阀门控制器的研究与实现[D];南京航空航天大学;2012年

10 刘宁宇;嵌入式隧道照明控制器的研究和设计[D];武汉理工大学;2007年



本文编号:615382

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/615382.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户ccb18***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com