低功耗SDRAM控制器设计与软件验证

发布时间：2017-08-03 18:02

  本文关键词：低功耗SDRAM控制器设计与软件验证

  更多相关文章： SDRAM SDRAM控制器 低功耗 形式验证

【摘要】：随着数字IC设计方法的不断发展,人们对电子产品的需求也越来越高。一方面是集成电路的规模越来越大,功能也越来越多,而且越来越多的功能被集成在一个系统中,因此对存储器的存储速度要求也越来越高。另外一个方面是随着便携式产品的普及和广泛应用,功耗逐渐成为芯片设计的一个重要考量因素,有时甚至成为一个产品能否取得成功的决定性因素。本文首先对SDRAM的种类、架构以及操作方式做了简要介绍和分析,并在此基础上设计提出了结合门控时钟架构以及命令重排序架构的SDRAM控制器设计方法(门控时钟架构可以从时钟的根部开始减少时钟树以及寄存器上的动态功耗。而命令重排序架构可以让同一个Bank同一行的命令排在一起操作,让同一个Bank不同行的命令尽量错开操作,从而节省行关闭和行打开的时间,又能够让不同Bank尽量并行操作,从而提高了SDRAM的带宽和访问效率)。可以说这两种方法调和了SDRAM控制器速度和功耗之间的矛盾,可以让SDRAM控制器在对SDRAM访问效率提高的前提下对功耗的影响不大。该SDRAM控制器是使用verilog硬件描述语言进行设计的。在设计完成之后,如下几个步骤也在论文中进行了描述:使用高级验证方法学OVM对SDRAM控制器进行功能仿真和动态验证以确保功能的正确性;使用Synopsys公司的Design Compiler对验证完成的设计进行综合以生成门级网表确保设计可以正常综合;使用Cadence公司的LEC形式验证工具对RTL和综合生成的门级网表进行验证以确保网表功能的正确性;使用Synopsys公司的Primetime PX来对SDRAM控制器不同工作模式下的功耗进行分析,最后得出本篇论文的结论。经过验证的设计证明其在性能和功耗方面都要比不使用门控时钟技术和命令冲排序技术的SDRAM控制器优越。该SDRAM控制器无论在功耗方面还是性能方面都基本可以满足公司低端DVD相关产品的需求。该SDRAM控制器经过对系统带宽的评估,后续有很大可能会被应用到DVD等低端产品中去,这也是该课题对公司的贡献之一。另外该论文所提出的门控时钟设计架构以及功耗分析方法对后续低功耗IP或IC的开发也可以起到一定的借鉴作用。
【关键词】：SDRAM SDRAM控制器 低功耗 形式验证
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP333
【目录】：

• 摘要5-6
• Abstract6-10
• 第一章 绪论10-18
• 1.1 SDRAM发展概况与现状10-13
• 1.1.1 存储器介绍10-11
• 1.1.2 SDRAM发展概况与现状介绍11-13
• 1.2 SDRAM在SOC中的应用13-15
• 1.3 本课题研究目的及意义15-16
• 1.4 本论文的结构安排16-18
• 第二章 SDRAM器件架构及基本操作分析18-28
• 2.1 SDRAM器件架构介绍18-22
• 2.1.1 器件架构18-19
• 2.1.2 主要特性（Feature）描述19-20
• 2.1.3 模式寄存器定义20-22
• 2.2 SDRAM器件接口简介22-23
• 2.3 指令与操作时序23-28
• 2.3.1 模式寄存器加载操作24
• 2.3.2 行打开（Active）、关闭（Pre Charge）操作24-25
• 2.3.3 行自动关闭（Auto Pre Charge）操作25
• 2.3.4 读（Read）操作和写（Write）操作25
• 2.3.5 自动刷新（Auto Refresh）操作25-26
• 2.3.6 自刷新（Self Refresh）操作26
• 2.3.7 突发终止（Burst Terminate）操作26
• 2.3.8 省电（Power-Down）模式操作26-27
• 2.3.9 其他操作27-28
• 第三章 SDRAM控制器规格介绍28-53
• 3.1 控制器所支持的功能特性28-30
• 3.2 控制器接口信号30-36
• 3.3 CPU配置寄存器介绍36-48
• 3.4 地址映射介绍48-51
• 3.5 门控时钟架构介绍51-53
• 第四章 SDRAM控制器实现53-64
• 4.1 SDRAM控制器架构介绍53-55
• 4.2 寄存器配置模块55-56
• 4.3 命令解码模块56-57
• 4.4 命令重排序模块57-59
• 4.5 地址映射解码模块59
• 4.6 刷新控制模块59-60
• 4.7 读写命令转换模块60-61
• 4.8 初始化操作流程及注意事项61-62
• 4.9 软件编程实例62-64
• 第五章 功能仿真、网表综合和形式验证64-74
• 5.1 功能仿真64-68
• 5.1.1 基于UVM和AIP的验证架构介绍65-68
• 5.1.2 仿真工具及结果68
• 5.2 DESIGN COMPILER综合68-70
• 5.3 LEC形式验证70-71
• 5.4 基于PTPX的功耗分析71-73
• 5.5 本章小结73-74
• 第六章 结论与展望74-76
• 致谢76-77
• 参考文献77-80

【参考文献】

中国期刊全文数据库 前2条

1 翟亮;吴宁;;基于门控时钟的片上网络路由单元低功耗设计[J];南京师范大学学报(工程技术版);2009年03期

2 朱宏光;司静;;一种用于高速数据采集的SDRAM控制器[J];无线电工程;2010年04期

中国博士学位论文全文数据库 前1条

1 史江义;基于IP核的SOC设计关键技术研究[D];西安电子科技大学;2007年

中国硕士学位论文全文数据库 前1条

1 黄云翔;DDR3 SDRAM控制器的设计和验证[D];华南理工大学;2012年

，

本文编号：615597