基于DSP嵌入式平台的高清网络摄像机的硬件设计与实现

发布时间：2017-10-24 08:10

  本文关键词：基于DSP嵌入式平台的高清网络摄像机的硬件设计与实现

  更多相关文章： 高清网络摄像机 信号完整性 反射 串扰 时序 HyperLynx

【摘要】：随着社会经济发展和社会治安形势的变化,安全防范日显重要,视频监控成为了社会治安动态防范系统的利剑之一。对于视频监控而言,采集的有效视频图像的清晰度无疑是最关键的技术要素,图像清晰度是视频监控永恒的追求。高清视频监控技术获得了重大突破,高清视频监控逐步成为市场主流。网络技术、视频压缩编码技术、高性能处理器设计制造技术的不断发展为开大规模普及应用高清网络摄像机迎来了契机。本课题将探索、研究高清网络摄像机所需要掌握的关键技术,网络摄像机的硬件平台搭建。课题的主要目标是在DSP嵌入式平台上研究高清网络摄像机的电路设计。与以往10MHz频率的处理器不同,电路设计中越来越多的使用100MHz甚至GHz级别的处理器。这就对电路设计提出了更高的要求。在高速电路设计领域,不仅要在有限的空间排布开元件、连通信号,更要关注信号完整性问题。本课题首先通过元件选型进行核心原理图设计。之后对摄像机中高速电路部分关注的信号完整性问题进行分析,通过理解传输线的特性阻抗及信号在传输线上的传播方式,在此基础上对信号的反射、串扰、时延以及地弹等进行研究。通过理论分析得出初步的设计约束,之后结合仿真工具HyperLynx对实际设计的DDR2高速电路部分进行仿真,运用仿真软件的前仿真和后仿真给出电路板中高速信号部分PCB设计的实际设计规则。同时兼顾电源完整性设计,通过分析去耦电容的数量以及电源平面的直流压降,给出核电压供电的设计方法,在设计之初就得到合理的电容排布与电源线走线设定。最终在多种规则的指导下完成摄像机的设计。高效、快捷的设计完成电路板,并通过可靠性测试证明设计电路的可靠性。
【关键词】：高清网络摄像机 信号完整性 反射 串扰 时序 HyperLynx
【学位授予单位】：中国科学院大学(工程管理与信息技术学院)
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN948.41
【目录】：

• 摘要5-6
• Abstract6-10
• 第一章 绪论10-18
• 1.1 高清网络摄像机研究背景与意义10-11
• 1.2 高速电路设计发展概述11-14
• 1.3 信号完整性问题14-15
• 1.4 EMI电磁兼容问题15
• 1.5 本文的研究内容与结构安排15-18
• 第二章 DM6467T编码板电路设计18-28
• 2.1 主控芯片选型18-19
• 2.2 基于TMS320DM6467T高清网络摄像机整体设计19-21
• 2.3 编码板主要模块设计21-25
• 2.3.1 电源模块21-23
• 2.3.2 时钟模块23-24
• 2.3.3 NOR FLASH模块24
• 2.3.4 DDR2-800 SDRAM模块24-25
• 2.4 本章小结25-28
• 第三章 基于DM6467T的编码板设计28-50
• 3.1 编码板拓扑结构28-30
• 3.2 返回路径设计30-32
• 3.2.1 走线变换时的参考平面设计方案31-32
• 3.3 叠层的重要性32-36
• 3.3.1 编码板叠层结构设计33
• 3.3.2 编码板阻抗设计33-36
• 3.4 编码板PCB的信号完整性设计36-38
• 3.4.1 编码板高速信号的信号完整性分析36-38
• 3.4.2 传输线理论38
• 3.4.3 编码板上的高速信号38
• 3.5 编码板反射与阻抗匹配38-42
• 3.5.1 反射的基本概念38-39
• 3.5.2 阻抗匹配39-40
• 3.5.3 振铃40-41
• 3.5.4 编码板关键走线仿真41-42
• 3.6 编码板串扰抑制设计42-47
• 3.6.1 串扰的基本概念42-43
• 3.6.2 串扰的形成机理43-45
• 3.6.3 编码板串扰抑制设计45-47
• 3.7 本章小结47-50
• 第四章 编码板PCB的电源完整性设计50-56
• 4.1 编码板电源设计50-51
• 4.2 电源去耦51-53
• 4.2.1 去耦电容的作用51-52
• 4.2.2 电容器的布局52-53
• 4.3 PCB直流压降53-54
• 4.2.1 编码板电压需求分析53-54
• 4.2.2 编码板直流压降仿真54
• 4.4 本章小结54-56
• 第五章 编码板的时序设计56-66
• 5.1 时序系统简介56
• 5.2 编码板时序简介56-58
• 5.2.1 源同步建立时间时序分析56-58
• 5.2.2 保持时间时序分析58
• 5.3 DDR2时序58-61
• 5.3.1 DDR2基本概念简介58-60
• 5.3.2 “等长”的重要性60-61
• 5.4 编码板DDR2-800时序设计61-63
• 5.4.1 地址和控制信号时序设计61-62
• 5.4.2 数据信号时序设计62-63
• 5.4.3 地址时钟与数据时钟时序设计63
• 5.5 编码板信号线走线规则63
• 5.6 编码板数据信号时序仿真63-64
• 5.7 设计完成的编码板64-65
• 5.8 本章小结65-66
• 第六章 电磁兼容与可靠性测试66-76
• 6.1 电磁兼容设计66
• 6.1.2 电磁兼容设计的基本内容66
• 6.2 布线优化66-67
• 6.3 接地优化67-69
• 6.3.1 接地方式67-68
• 6.3.2 数模混合时的接地方式68-69
• 6.3.3 PCB板铺地的碎铜处理69
• 6.4 可靠性验证69-72
• 6.4.1 成像质量测试70-71
• 6.4.2 高低温环境测试71-72
• 6.5 电磁兼容测试72-75
• 6.5.1 摄像机辐射测试72-73
• 6.5.2 电源传导测试73-75
• 6.6 本章小结75-76
• 第七章 结论与展望76-78
• 7.1 结论76-77
• 7.2 展望77-78
• 参考文献78-80
• 致谢80-81
• 个人简历、在学期间发表的论文与研究成果81

【参考文献】

中国期刊全文数据库 前1条

1 柴林峰;蒋留兵;柳政枝;黄韬;;基于数字电路系统的高速PCB信号完整性分析[J];桂林电子科技大学学报;2012年02期

，

本文编号：1087838