应用于无线局域网的硅基射频功率放大器的设计

发布时间：2017-11-12 17:31

  本文关键词：应用于无线局域网的硅基射频功率放大器的设计

  更多相关文章： 射频功率放大器 WLAN SiGe BiCMOS SOI CMOS

【摘要】：功率放大器是射频前端的重要组件,它的输出功率会影响信号覆盖范围,线性度会影响信号质量,效率会影响设备工作时间,因此设计高功率、高线性度和高效率的射频功率放大器一直是研究的热点。过去,高功率线性功率放大器通常基于具有更高功率密度和更高特征频率的化合物半导体工艺,如GaAs工艺设计制造。但是化合物半导体工艺与传统的低成本的体硅工艺不兼容,因此限制了射频前端的集成度,并提高了成本。随着硅基工艺的进步,特别是SiGe BiCMOS工艺和SOI CMOS工艺走向成熟,它们具有的良好射频性能使基于硅基工艺设计射频功率放大器成为可能。硅基工艺本身具有的低成本和高集成度优势使设计硅基射频功率放大器成为研究的热点。在此背景下,本文分别基于SiGe BiCMOS工艺和SOI CMOS工艺两种硅基工艺设计了应用于无线局域网(WLAN)的射频功率放大器。主要工作和成果如下：首先,对功率放大器的各项指标进行了研究,分析了WLAN协议对信号EVM和频谱掩模的要求；对功率放大器的仿真方法进行了介绍,利用ADS的托勒密仿真控件,设计了仿真IEEE 802.llg信号EVM的系统；基于该系统,分析了AM-AM失真与EVM之间的关系,并提出了通过降低低功率处线性度来提高效率的方法；对功率放大器设计的功率匹配技术和增益膨胀现象进行了讨论。然后,基于SiGe BiCMOS工艺设计了三级单端功率放大器。通过分析SiGe器件的特性,给出了由Kirk电流推导输出功率的方法；针对功率放大器面对的热稳定性和电稳定性问题,采取了晶体管基极串联电阻的解决方法；通过S参数仿真,确定各级晶体管的输入阻抗,使用load-pull仿真确定各级放大电路的输出阻抗；匹配电路利用了键合线参与匹配,对键合线进行了电磁仿真,提取等效电路模型；使用Cadence Virtuoso完成版图绘制,并进行了提参和后仿；芯片测试结果显示输出1 dB压缩点达到了23.6 dBm,增益为26.6 dB,输入反射系数为-16.5 dB；在不同的偏置点下,对信号的EVM进行了测试,发现通过优化偏置点可以提高最大线性输出功率,并提高效率,优化的最大线性输出功率为16.6 dBm(EVM=5.6%, IEEE802.11g 54Mbps)。其次,基于SOI CMOS工艺设计了两级单端功率放大器芯片。分析了CMOS功率放大器设计上的困难,原因是CMOS器件的耐压低,设计大功率放大器时存在匹配难题；为了解决此问题,电路采用了共源共栅结构,以提高电路耐压能力；针对传统共源共栅电路上下两晶体管分压不均的问题,提出了在共栅管栅极并联电容的方法,仿真结果验证了这种方法的有效性；设计了两级的功率放大器芯片,在Cadence Virtuoso中完成版图设计；流片测试结果显示,该功率放大器输出1 dB压缩点可达23.9 dBm,效率达39.4%,EVM为3%时,输出功率为16.3 dBm。综上,本文的研究成果在于使用两种硅基工艺设计了射频功率放大器,并经过流片测试,具有一定的参考价值。本文提出了通过合理选择偏置电压,牺牲低功率处线性度,来提高效率的方法,并经过了测试验证,具有一定的创新之处。
【学位授予单位】：山东大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN722.75;TN925.93

【参考文献】

中国期刊全文数据库 前2条

1 陈延湖;申华军;刘新宇;徐辉;李玲;李惠军;;Design consideration of the thermal and electro stability of multi-finger HBTs based on different device structures[J];半导体学报;2010年10期

2 王英裕;无线通信IC制程技术发展探微[J];电子产品世界;2003年08期

，

本文编号：1176928