通讯终端安全层中加密算法的硬件实现

发布时间：2019-11-13 03:21

【摘要】：随着电子信息产业的飞速发展,无线网络通信技术为人们的生活和工作带来了方便。然而,人们在享受无线网络带来的便利的同时,也将要承担其自身的缺陷——安全问题。众所周知,IEEE工作组在WiMAX协议中设置了安全层来解决此类问题,安全层通过AES算法与CMAC、CCM模式相结合的方式完成数据的保密与认证工作。安全层中数据处理的运算复杂,而CPU经过处理完成通信系统相关的任务操作之后,留给安全层的资源少之又少,因此安全层的数据处理需要硬件化以此来减小CPU的运算负荷,即应合理利用硬件电路,有效地实现通讯终端安全层的加密算法。本文深入研究与分析WiMAX协议中的数据单元结构与安全层协议和ARM的总线架构,实现了加密算法的硬件化。首先,分析与比较CCM模式、CMAC模式,实现CCM模式与CMAC模式的硬件电路。其中,AES-CCM模式由两个分组密码加密算法组成:中心(计数器)模式,CBC-MAC(密码块链认证码)算法。而AES-CMAC模式是一个基于对称密钥块密码的哈希函数,提供了比检验和或错误检测码更强健的数据完整性保护。其次,本文设计的硬件加速器需采用CCM模式处理协议数据单元以及采用CMAC模式处理信令。将硬件加速器从结构、电气等方面划分为双端口RAM、描述符FIFO、控制逻辑、加解密硬核和从设备接口等五个模块。加解密硬核是安全层的关键算法模块,其功能是根据外部控制逻辑输入的初始密钥、数据及一些参数对数据进行安全处理。加解密硬核主要由四部分组成,它们分别是认证模块、硬核控制模块、密钥扩展模块、加密模块(包括CMAC中子密钥的产生逻辑)。通过这几个模块就可以在CCM模式的正向过程中产生密文和经过加密的认证码,在CMAC模式的正向过程中产生认证码。再次,以可重用性为目标,讨论了AES算法,实现数据通路为32位的AES核。最后,我们使用硬件描述语言(Verilog),进行硬件加速器的RTL级的描述。采用EDA工具进行逻辑仿真,采取自下而上的验证策略,先进行全面的验证每个子模块,然后进行集成的系统级设计验证。再建立FPGA验证环境并对设计进行验证,具体做法是采用FPGA的配套软件工具(即ISE)综合产生FPGA的配置文件,然后,通过FPGA的JTAG端口提供的服务将被下载到FPGA设计中;对于芯片固件通过PC机上的调试软件,下载到指定的存储器中供处理器取指执行,并且统计了关键模块所占用的FPGA资源。仿真和验证结果表明,本文设计合理。
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TN918.4

【相似文献】