雷达接收机中频处理及采样电路MCM设计

发布时间：2020-06-03 19:03

【摘要】：随着集成电路技术的飞速发展,电子系统的数字化已经成为未来发展的方向。软件无线电是通信、雷达等无线电领域数字化的最终目标,其主要内容是让ADC或DAC尽可能的靠近天线,尽可能多地使用数字电路取代模拟电路,并搭建通用、开放的硬件平台,使用软件实现各个模块的功能,并具备可编程、可升级的特点。接收机未来发展的趋势是数字化、小型化以及模块化。雷达接收机数字化的一般途径是使用ADC在中频或更高的频率完成采样,再输入FPGA进行下混频、信号处理等。相比传统的模拟接收机它的主要优势是分辨率高、稳定可靠、抗干扰能力强等。本文主要进行混频之后的中频电路部分和并行采样部分电路的集成化研究。并行采样电路将混频和IQ交调之后的中频模拟信号经过采样转化为高精度的数字信号,并完成后续对输出数据的打包传输。本文介绍了与接收机的中频采样电路相关的基本理论,如采样定理等,并对ADC的分类和原理进行简述和比较。介绍了信号完整性的相关理论,主要是传输线理论和差分对。根据传输线的等效电路模型,做了定量的分析,得到了传输线的关键物理参量,例如特征阻抗和传输延迟等。随后对传输线的反射和串扰的机制做了简要分析,给出了等效模型,并给出了常见的串扰的两种等效模型,对单根传输线的反射做了仿真分析,另外对差分微带传输线的串扰做了仿真与分析,直观地得到了反射和串扰对传输线的影响。同时介绍了高速及超高速电路中常用的差分对电路,分析并计算了差分对的阻抗,并给出了常用的差分对的终端阻抗匹配电路的结构。基于常见的四层PCB板的微带线-过孔-带状线-过孔-微带线结构在HFSS中进行建模和电磁仿真,并充分考虑了实际PCB中的焊盘和反焊盘的影响,得出了差模信号的S参数的仿真结果,做了相关理论的论证。根据接收机系统的技术指标提出了一种中频采样电路的设计方案,并完成了电路的设计。使用Cadence16.6中的PCB Editor工具实现对整个电路结构的布局与布线,并完成了高速串行数字信号的信号完整性分析,主要方式为利用Cadence中的SI工具,提取出ADC的高速串行信号,并结合ADC的IBIS模型,得到输出信号的波形曲线和眼图,进行分析,并验证了关键信号路径的布线方案,另一方面进行版图的仿真,从Cadence中提取出高速差分信号线所在的版图,将它导入到ADS中,进行仿真,最后得到输出信号的S参数,通过布线后的版图的仿真,对高速差分信号传输线的性能进行验证,并达到了设计要求。
【图文】：

结构框图,结构框图

第一章绪论有 512/256 个 DDC 通路，具有独立的单通路调谐技术，Model7251D 和是基于 cPCI 板的高速软件无线电接收机。所使用的模数转换器为 Ti485，它的采样速率为 200MHz，位数是 16 位，数字输出信号送入 X-5FPGA，作为信号输出通路，并进行 DDC 等数字信号处理，可以实现单56 个 DDC 的配置，，每个 DDC 都具有一个频率从直流到采样频率的 32置范围，同时每个DDC之间的调谐频率设置是独立的，3dB通带范围为MHz，采样速率范围是 10MHz 到 200MHz 之间。基本过程是多个通道之后利用 ADC 的采样得到数字信号，由于是多路信号，还需要经过多，之后经过 DDC，完成数字信号频率的下变频以及 I/Q 正交分解，分解一步由数据选择器选择相关路径的数据，到达 PCI-X 接口，最后到达体过程如图 1.1 所示。

电路模型,电路建模,特征阻抗,仿真时间

的值为 10Ohm，理想传输线的特征阻抗为 50Ohm，并设定其频率为 5GHz，仿真时间为 5ns。其电路建模和仿真结果如图 3.3、图 3.4 所示：图3.3 反射电路模型
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN957

【参考文献】