基于Zynq的MIMO无线传输系统的设计与研究
发布时间：2020-07-09 14:21
【摘要】：随着通信技术的飞速发展,通信系统对传输速率提出了越来越高的要求,MIMO-OFDM(多输入多输出-正交频分复用)技术不仅可以提高通信系统的传输速率,而且提高了信道容量与抗噪声性能,尤其能够改善由多径衰落引起的不理想数据传输质量,因此MIMO-OFDM技术在通信领域中得到了广泛应用。由于软件无线电射频前端电路具有软件控制性、硬件配置性,对环境有较强的配置能力,将软件无线电技术和MIMO技术相结合可以实现较宽的频率覆盖范围和具有很高的吞吐量,为通信系统中信号传输带来很大的优势。本文采用FPGA+ARM架构的Zynq-7000芯片和ADI公司的AD9361射频便捷收发器搭建了2?2 MIMO无线收发系统。首先,本系统在Vivado环境下完成对硬件系统IP核的设计、寄存器的配置,包括在COMS模式下设置AD9361与FPGA的数据接口IP核,以便实现上层应用程序与底层硬件的信息交流;完成AXI总线的设计,实现了ARM与FPGA高速互联并驱动各个功能模块。其次,完成嵌入式系统的移植,主要包括搭建交叉编译环境、移植U-Boot、编译内核、移植嵌入式根文件系统等,实现了AD9361的驱动。最后,基于MATLAB搭建MIMO无线传输系统,在接收端加入符号同步、信道估计、空时编码算法,实现了信号的检测与均衡,验证了MIMO系统对信号处理的可行性。
【学位授予单位】：内蒙古大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN914
【图文】：
内蒙古大学硕士学位论文如图 3.3 所示，可以配置和读回板卡的射频寄存器参数，user_cfg_data 和 user_cfer_cfg_valid 高电平的时候有效。寄存器地址最高位 user_cfg_addr[7]位读写标志位的时候写对应地址寄存器，为 0 的时候读对应地址寄存器。为保证读写寄存器的可存器成功后会将新的寄存值从回读数据接口返回。当发送读取寄存器命令时，读回地址和数据也将从读回数据接口送回。在读写寄存器后可以根据是否有返回数据判否成功。
控制/状态 寄存器AXIMemoryMap数据传输 行缓冲AXI4-LiteAXI4-Stream图 3.5 AXI VDMA 模块框图Figure 3.5 AXI VDMA block diagramtream 接口可连接具有流接口的 IP 核。AXI Memory Map 接口通过P 接口，实现对 DDR 存储器的读写。数据进出 DDR 需经行缓存来块读、写数据，数据模块将由寄存器负责控制。
内蒙古大学硕士学位论文要求。图 3.6 是 VDMA 的配置界面。是 VDMA 模块，右侧是相关的配置界面。根据外部 DDR 存储器e Buffers 用于设置 VDMA 所需缓存数据帧的数量，一般设置为，三帧缓冲能不间断的传输数据帧。Memory Map Data Width 用于位宽，可支持 64 位传输，如果该接口与 AXI-Stream 接偶的数据一个可实现数据转换的模块。Burst Size 用于设置 AXI 总线上突为 16。Stream Data Width 用于设置流数据的位宽，Line Buffer D行的深度，模块内部有一个行缓存 FIFO，Stream 数据先写入到行会读出到总线上，其深度就是指 FIFO 的深度。-PL 配置
本文编号：2747575
【学位授予单位】：内蒙古大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN914
【图文】：
内蒙古大学硕士学位论文如图 3.3 所示，可以配置和读回板卡的射频寄存器参数，user_cfg_data 和 user_cfer_cfg_valid 高电平的时候有效。寄存器地址最高位 user_cfg_addr[7]位读写标志位的时候写对应地址寄存器，为 0 的时候读对应地址寄存器。为保证读写寄存器的可存器成功后会将新的寄存值从回读数据接口返回。当发送读取寄存器命令时，读回地址和数据也将从读回数据接口送回。在读写寄存器后可以根据是否有返回数据判否成功。
控制/状态 寄存器AXIMemoryMap数据传输 行缓冲AXI4-LiteAXI4-Stream图 3.5 AXI VDMA 模块框图Figure 3.5 AXI VDMA block diagramtream 接口可连接具有流接口的 IP 核。AXI Memory Map 接口通过P 接口，实现对 DDR 存储器的读写。数据进出 DDR 需经行缓存来块读、写数据，数据模块将由寄存器负责控制。
内蒙古大学硕士学位论文要求。图 3.6 是 VDMA 的配置界面。是 VDMA 模块，右侧是相关的配置界面。根据外部 DDR 存储器e Buffers 用于设置 VDMA 所需缓存数据帧的数量，一般设置为，三帧缓冲能不间断的传输数据帧。Memory Map Data Width 用于位宽，可支持 64 位传输，如果该接口与 AXI-Stream 接偶的数据一个可实现数据转换的模块。Burst Size 用于设置 AXI 总线上突为 16。Stream Data Width 用于设置流数据的位宽，Line Buffer D行的深度，模块内部有一个行缓存 FIFO，Stream 数据先写入到行会读出到总线上，其深度就是指 FIFO 的深度。-PL 配置
【参考文献】
相关期刊论文 前1条
1 乔天柱,张海滨,罗汉文,宋文涛;基于循环前缀的OFDM符号同步算法改进及其实现[J];电视技术;2004年09期
相关硕士学位论文 前2条
1 张婉;大规模天线系统中信道估计方法及性能的研究[D];杭州电子科技大学;2016年
2 曹爱玲;基于SoC的数字中频信号的功率均衡处理[D];东华大学;2016年
本文编号：2747575
本文链接：https://www.wllwen.com/kejilunwen/wltx/2747575.html
