基于GPU加速的移动端LDPC译码方法与实现

发布时间：2020-11-16 20:41

　　 现代通信已经成为了人类生活与发展中重要的一部分,并且不断有新的技术出现,但是也有一些传统技术需要不断改进,以适应当前移动化的需求。信道编码对增加通信系统的可靠性具有重要意义,而低密度奇偶校验(Low Density Parity Check,LDPC)码是一种能够接近香农极限的纠错码,目前在无线通信领域具有广泛的应用。但是与其他的纠错码相比,处理LDPC码时的计算量大,尤其是在译码阶段。在无线通信中的移动端,当前的LDPC译码器一般基于硬件实现,然而硬件平台灵活性差,难以同时支持多种不同码率、码长的LDPC码,也难以对硬件设备进行拓展升级。首先,本文提出了一种在移动端上利用图形处理单元(Graphics Processing Unit,GPU)的多线程来支持并行多码字译码的软件LDPC码译码器。该译码器通过一种将校验矩阵进行压缩并分块存储在GPU的私有内存的设计,提高了归一化最小和译码算法的译码速度;并对置信信息的存储方式进行改进,节省了GPU内存资源的占用。其次,本文在此基础上针对无线通信中更常用的准循环LDPC码,设计了更适合GPU并行加速计算的分层译码算法,能够达到更快的收敛速度。在算法上通过专门设计来减少不必要的同步,以达到加速译码的效果。最后,在实际的移动设备环境中,测试了LDPC码的译码性能,包括译码准确性、译码收敛速度、最大吞吐率与译码延迟等。实验表明,在移动设备的GPU上进行LDPC码译码并不影响译码准确性,且GPU能加快译码速度。相比之下,分层译码算法具有更快的收敛速度和更大的吞吐率,而归一化最小和译码算法有更低的时间延迟。在一般的移动设备上用GPU进行LDPC码译码都能够达到100Mbps以上的吞吐率以及小于1.6毫秒的延迟,基本能够满足目前在移动端对带宽和延迟要求严格的语音聊天等场景的需求。
【学位单位】：华南理工大学
【学位级别】：硕士
【学位年份】：2018
【中图分类】：TN911.22
【部分图文】：

正如 2.1.2 节介绍，LDPC 码的校验矩阵适应移动设备上内存资源少的特点，另一方这里我们将用两个数据结构来表示该校验矩 和校验矩阵的列压缩表示 ，并且两理论上这种设计存在信息冗余，但设计合理中 通过行遍历对矩阵进行重新索引来获来获得，具体的重索引算法后续进行介绍。有别于一般在 CPU 上运算的设计，这里全局内存中，因为全局内存的访问速度并不图中比特节点和校验节点的连接信息，这部被访问的，因而在本设计中将该部分校验矩有内存中，使其能够达到最快的访问速度，1 1 1 0 0 0 0 0

图 3-4 校验矩阵的列压缩表示H 的分块的列压缩表示 ，如图 3-4 所示。具体地的数量与校验矩阵 H 的行数 M 相同，因此列的非零值的索引信息，也就是说，每个工递进行更新，即对于第 m 个工作项，对应为信息。由于每个工作项需要保存校验矩阵 H，对于每个比特节点而言，都有唯一的工作要与其他比特节点共享这部分信息，这部分。矩阵的生成方式
【参考文献】

相关期刊论文 前3条

1 郭军军;慕建君;;一种改进的LDPC码最小和译码算法[J];科学技术与工程;2012年30期

2 袁瑞佳;白宝明;;基于FPGA的LDPC码编译码器联合设计[J];电子与信息学报;2012年01期

3 张赟;吴乐南;;改进LDPC解码算法的DSP实现[J];现代电子技术;2007年01期

本文编号：2886642