删余卷积码的维特比译码器的设计与实现

发布时间：2020-11-20 17:34

　　 在数字通信系统中,特别是面向IEEE 802.11ac标准的无线通信系统中,删余卷积码与对应的维特比译码算法作为一种必选的提高信息传输可靠性的技术,具有重要的研究价值。随着人们对数据传输速率要求的不断提升,硬件设备的复杂度也在不断提高,而译码复杂度、硬件系统功耗与资源消耗问题制约了删余卷积码的维特比译码器在数字通信中的进一步发展与应用。本文基于IEEE 802.11ac标准,以降低算法计算复杂度、减小硬件设计的系统功耗和硬件资源消耗为目标,对信道编译码算法(包括二进制卷积编译码、交织与扰码算法)进行设计并改进;在完成算法设计的基础上对信道编码各模块进行硬件设计,本文针对传统设计方法的高功耗和高硬件消耗问题提出优化方案。本文的主要研究成果如下:1.针对删余卷积码的维特比译码算法在高码率下计算复杂度高的问题,提出改进的维特比译码算法。为了解决删余卷积码在码率高于1/2的情况下,译码的计算复杂度较高,且随着码率的增大,译码复杂度也不断提高的问题,本文在传统的维特比译码算法中引入调整因子,可实现当码率大于1/2时有效减少计算分支度量值的步骤,并且随着码率增大,改进算法对译码复杂度的优化更加明显,通过正交频分复用系统环路的搭建,可评估系统的误码率性能;2.针对删余卷积码的译码硬件设计复杂度随码率增高而提高的问题,提出在硬件设计过程中,增设存储删余位置指示信息的寄存器。该寄存器用来指示译码的输入数据是否为补零后的数据。在计算分支度量值时,该寄存器中的数据与度量值计算结果进行相与,得到加比选模块的输入度量值,可有效减少删余卷积码的维特比译码器在计算分支度量值时的计算步骤。本文搭建FPGA验证平台,并运用QuartusⅡ软件和SignalTapⅡ在线逻辑分析仪可验证硬件设计结果;3.针对删余卷积码的维特比译码器效率低和系统延时较大的问题,提出在译码器内部对加比选模块的设计采用4个加比选子模块并行同步运算的基4方法,可有效提高系统译码效率,并降低译码延时;4.针对信道编码的硬件设计在硬件资源消耗、系统功耗和编译码性能三者之间不平衡问题,本文提出串并结合的硬件设计方法。信道编码发送端采用全并行和组合逻辑进行硬件设计,可大幅降低系统功耗;信道编码接收端采用串并结合的处理方法,通过250KHz和20MHz双时钟折中处理硬件资源消耗与系统功耗问题。接收端的解交织模块、补零模块和反扰码模块采用并行的处理方法,对于译码模块则增设一个输入输出串并转换接口。在调制编码机制取值小于2时,译码输入数据通过并转串,进行串行译码;在调制编码机制取值大于或等于2时,译码输入数据采用多路译码模块同步并行译码方法,在有效降低系统功耗的同时减少硬件资源。本文设计的电路采用Magnachip的0.18μm CMOS工艺完成版图设计,可进行投片验证。
【学位单位】：西安电子科技大学
【学位级别】：硕士
【学位年份】：2018
【中图分类】：TN914.3
【部分图文】：

xxxxxxx扰码输出图 3.8 同步扰码器结构图同步扰码与自同步扰码对系统性能的影响，本节将扰码算法置仿真环路设置如下：入信号→卷积编码→交织→QPSK 调制→AWGN 信道→QPSK译码→输出信号入信号→自同步扰码→卷积编码→交织→QPSK 调制→调→解交织→维特比译码→自同步解扰码→输出信号入信号→同步扰码→卷积编码→交织→QPSK 调制→AWGN 织→维特比译码→同步解扰码→输出信号atlab 软件在相同的信噪比环境中进行仿真，得到同步扰码与，如图 3.9 所示。

图 3.11 传统算法与改进算法译码性能仿真结果对比图3.11 中，横坐标为输入误码率，纵坐标为输出误码率，在码率为是在不删余或是为了提高码率进行删余的情况下，本文改进的的维特比译码算法。当仿真的数据包的数量提高或者数据包长想情况，则本文算法将与传统算法的性能趋于一致。但是本文有效减少高码率下的分支度量值的计算步骤，因此更加适用于编译码处理。码率对译码性能的影响用的编码器为1/2码率，为了得到更高的码率，本文根据不同的后的序列通过一定的删余模式，得到删余后的序列。为了评估不同码率的情况，选取码率分别为 1/2、2/3、3/4 和 5/6，译码数据包个数 NP为 10，数据长度 Nl为 1000，译码深度 d 为 45果图如图 3.12 所示。

西安电子科技大学硕士学位论文 1/2 时，且当输入误码率低于 10%时，编码对输出误码的改善于 5%时，编码能够将输入误码基本纠正；在编码码率为 2/3于 5%时，编码对输出误码的改善明显，当输入误码率低于 误码基本纠正；在编码码率为 3/4 时，且当输入误码率低于 2的改善明显，当输入误码率低于 1%时，编码能够将输入误码为 5/6 时，且当输入误码率低于 0.6%时，编码对输出误码的改低于 0.2%时，编码能够将输入误码基本纠正。综上所述，本率下，均体现出良好的编码增益，说明改进算法适用于不同码码。
【参考文献】

相关期刊论文 前7条

1 黄芝平;周靖;苏绍璟;刘纯武;吕喜在;;基于游程统计的自同步扰码多项式阶数估计[J];电子科技大学学报;2013年04期

2 廖红舒;袁叶;甘露;;自同步扰码的盲识别方法[J];通信学报;2013年01期

3 金善子;;版图设计中的寄生参数分析[J];中国集成电路;2006年11期

4 王翠霞,范学峰,许维胜,余有灵,王子君;Cadence版图设计环境的建立及设计规则的验证[J];现代电子技术;2004年15期

5 付少忠,杨家玮;并行扰码和解扰的实现[J];无线电工程;2004年04期

6 徐元欣,王匡,仇佩亮;实现卷积交织的几种实用方法[J];电路与系统学报;2001年01期

7 白宝明,马啸,王新梅;随机交织器的设计与实现[J];通信学报;2000年06期

相关博士学位论文 前3条

1 寇金锋;MU-MIMO WLAN系统上行信道接入机制的研究[D];北京交通大学;2017年

2 周晓天;交织多址技术在下一代无线通信中的研究[D];山东大学;2013年

3 李颀;基于FPGA的片上多处理器建模方法[D];中国科学技术大学;2012年

相关硕士学位论文 前4条

1 元贺进;下一代WLAN信道绑定技术研究[D];西南交通大学;2017年

2 尹德伟;基于Encounter的RISC_CPU后端设计研究[D];西安电子科技大学;2015年

3 孟凯;基于FPGA的级联编码研究及实现[D];西安电子科技大学;2014年

4 高翔;无线局域网关键技术研究[D];北京邮电大学;2013年

本文编号：2891760