窄带物联网信道接收端检测算法的并行化实现

发布时间：2021-01-16 14:36

　　针对窄带物联网物理随机接入信道检测和到达时间估计算法处理数据量大、计算耗时的问题,通过分析接收端检测算法的可并行性和数据相关性,基于可重构阵列处理器提出了一种并行化硬件实现方案。该算法在高层配置参数产生的前导符号和通过前期信道处理后的接收符号具有最大相关性时,将此时的到达时间和残留子载波偏移作为估计指标,通过流水线的方式使用多个轻核处理元（Processor Element,PE）实现并行计算以提高运算效率。实验结果表明,使用6个PE同时调度实现算法的映射,运行了35 985个周期,其性能比单个PE提升36. 18%。用可重构多核阵列处理器实现该算法的运行时间相较于用Matlab实现降低了173. 09倍,有效提高了接收端检测算法的运算效率。 

【文章来源】：电讯技术. 2020,60(01)北大核心

【文章页数】：5 页

【部分图文】：

NPRACH随机接入信道分配

本文所用的阵列处理器[10]包含有1 024个轻核处理单元邻接互联的可重构阵列处理器。该处理器包含有64个簇，每个簇是由16个PE组成，每个PE按照取指、译码、执行、写回4级流水线结构进行执行，PE之间可以通过共享寄存器和周围四个方向的PE进行相互访问，PE内指令存储的位宽和数据存储的位宽都是16 b，可以存储512个数据，PE采用load/store模式的精简指令集计算机(Reduced Instruction Set Computer,RISC)结构，不仅可以访问自身的寄存器、存储器，还可以访问同一PEG内相邻PE存储器中的数据。可重构阵列处理器结构如图2所示。可重构阵列处理器中的每个PE结构都是相同的，采用相同的配置方式，使用相同的运算操作，将可重构阵列处理器设计成为这种结构可以更容易地对算法进行映射和调度[11]。可重构阵列处理器的设计是数据并行计算的单指令多数据流(Singles Instruction Multiple Data,SIMD)和指令并行计算的多指令多数据流(Multiple Instruction Multiple Data,MIMD)，用来解决并行化运算的高效性和可编程的灵活性[12]。

根据本文第1节分析，对算法的运算进行重新排序和整合，将不含有串行性的运算部分放在不同的PE上同时运行，来缩短整个算法运行所需的时间。图3是在阵列处理器结构上实现的接收机算法映射方案。首先将往返延迟D的可能取值除以N(N=8)后的所有值化为弧度，存入可重构阵列处理器结构的PE00里的数据寄存器里，通过LD指令读取。不同PE间的数据传输通过STI指令写入、LDI指令读出。

【参考文献】：
期刊论文
[1]阵列处理器中改进几乎空白子帧算法的并行化实现[J]. 李雪婷,蒋林,张新,崔朋飞,张艳.  电讯技术. 2017(04)
[2]基于SystemC的可重构阵列处理器模型[J]. 蒋林,王杏军,刘镇弢,宋辉.  西安邮电大学学报. 2016(03)
[3]计算模式的统一研究[J]. 沈绪榜,孙璐.  计算机学报. 2014(07)



本文编号：2981003