基于FPGA的北斗卫星导航系统接收机基带信号处理器设计

发布时间：2017-04-16 14:04

  本文关键词：基于FPGA的北斗卫星导航系统接收机基带信号处理器设计，由笔耕文化传播整理发布。

【摘要】：北斗卫星导航系统(BeiDou Navigation Satellite System, BDS)是中国自主建设、独立运行、与世界其他卫星导航系统兼容共用的全球卫星导航系统。在BDS中,用户通过地面接收机获取BDS提供的服务,而接收机中最重要的核心之一就是基带信号处理器。在卫星导航定位技术快速发展的今天,研究基带信号处理器,对提高BDS的国际竞争力具有重要的意义。本文的主要内容是在FPGA上设计适合北斗接收机的基带信号处理器。根据BDS的信号结构和伪距定位的原理,详细地描述了对基带信号处理器进行的自顶向下设计过程,将北斗卫星导航系统接收机的基带信号处理器分成了外围模块、相关器和双向口模块,重点介绍了基带信号处理器的核心部分——相关器,并将相关器模块继续细分为时钟管理模块、控制模块、译码器、通道选择模块、信号重编码模块以及多通道模块,通过多通道模块中的信号处理通道实现基带信号处理过程,详细设计了其中的载波生成模块和测距码生成模块。使用Verilog HD L描述了基带信号处理器,并使用ISE (Integrated Software Environment)对设计进行综合实现,在此过程中,使用Mentor Graphics 公司的ModelSim对基带信号处理器内的模块进行了仿真。最后,使用Xili nx内置的在线逻辑分析仪ChipScope Pro对设计结果进行芯片上调试,并使用高动态卫星导航模拟器对使用本文设计的基带信号处理器的BDS接收机进行了测试,验证了设计的正确性。
【关键词】：北斗卫星导航系统 FPGA 基带信号处理器
【学位授予单位】：南京理工大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN967.1
【目录】：

• 摘要3-4
• Abstract4-8
• 1 绪论8-11
• 1.1 课题背景及其意义8-9
• 1.2 BDS及其芯片的发展现状9-10
• 1.3 本文的主要内容10-11
• 2 BDS接收机原理11-28
• 2.1 BDS信号分析11-15
• 2.1.1 BDS信号的结构11-12
• 2.1.2 BDS信号的载波12
• 2.1.3 BDS信号的伪码12-14
• 2.1.4 BDS信号的数据码14-15
• 2.2 BDS接收机的定位原理15-19
• 2.2.1 三维空间定位原理15-16
• 2.2.2 BDS接收机伪距定位原理16-18
• 2.2.3 BDS接收机伪距的测量18-19
• 2.3 BDS接收机信号跟踪原理19-25
• 2.3.1 码环19-21
• 2.3.2 载波环21-23
• 2.3.3 BDS接收机跟踪环路23-25
• 2.4 BDS捕获原理25-27
• 2.5 本章小结27-28
• 3 BDS基带信号处理器的结构设计28-49
• 3.1 硬件平台介绍28-29
• 3.2 整体设计29-30
• 3.3 外围模块30-32
• 3.3.1 外围时钟模块30-31
• 3.3.2 SPI配置模块31-32
• 3.4 相关器模块32-48
• 3.4.1 相关器时钟模块33-34
• 3.4.2 重编码模块34-35
• 3.4.3 控制模块35
• 3.4.4 通道数据选择模块35
• 3.4.5 译码器35-37
• 3.4.6 DSP与FPGA的接口设计37-41
• 3.4.7 UART通道模块41-42
• 3.4.8 信号处理通道模块42-48
• 3.5 双向口模块48
• 3.6 本章小结48-49
• 4 基带信号处理器仿真实现49-72
• 4.1 软件平台的介绍49-50
• 4.1.1 ISE介绍49-50
• 4.1.2 ModelSim介绍50
• 4.2 外围模块50-52
• 4.2.1 外围模块的时钟发生器50-51
• 4.2.2 SPI配置模块51-52
• 4.3 相关器模块52-70
• 4.3.1 时钟模块52-53
• 4.3.2 重编码模块53
• 4.3.3 控制模块53-54
• 4.3.4 通道数据选择器54-55
• 4.3.5 译码器55-56
• 4.3.6 UART通道56
• 4.3.7 信号处理通道56-69
• 4.3.8 相关器整体仿真69-70
• 4.4 双向口模块70-71
• 4.5 本章小结71-72
• 5 基带信号处理器调试与测试72-80
• 5.1 调试工具介绍72-73
• 5.1.1 ChipScope Pro介绍72
• 5.1.2 ChipScope Pro调试原理72-73
• 5.2 FPGA的约束73
• 5.3 外围模块调试73
• 5.4 相关器调试73-77
• 5.4.1 重编码模块73-74
• 5.4.2 控制模块74
• 5.4.3 通道数据选择模块74
• 5.4.4 译码器74-75
• 5.4.5 信号处理通道调试75-77
• 5.5 BDS接收机测试77-79
• 5.5.1 高动态卫星导航信号模拟器介绍77-78
• 5.5.2 模拟测试结果78-79
• 5.6 本章小结79-80
• 6 结论与展望80-82
• 6.1 结论80
• 6.2 展望80-82
• 致谢82-83
• 参考文献83-86

【参考文献】

中国期刊全文数据库 前6条

1 孙晓东;;FPGA毛刺产生的原因及其抑制方法[J];电脑编程技巧与维护;2010年14期

2 莫海永,张申科;FPGA中双向端口I/O的研究[J];国外电子测量技术;2005年06期

3 张小红;程世来;李星星;郭斐;;单站GPS载波平滑伪距精密授时研究[J];武汉大学学报(信息科学版);2009年04期

4 胡辉;袁超;吴超;高明华;;基于FPGA的GPS接收机相关器技术研究与实现[J];系统仿真学报;2011年07期

5 徐晓苏;范金洋;;GPS软件接收机捕获算法[J];中国惯性技术学报;2009年02期

6 陈伟强;苏凯雄;;北斗并行频率捕获算法研究与分析[J];现代电子技术;2014年19期

中国硕士学位论文全文数据库 前3条

1 肖宇扬;基于MAX2769的GPS/Galileo双模单频软件接收机技术研究[D];上海交通大学;2011年

2 刘天e，

本文编号：310960