星载SAR实时成像平台研究
发布时间：2021-04-11 13:01
随着SAR成像技术的发展,对于星载SAR的实时性和分辨率提出了更高的要求。同时,星载SAR面临的苛刻环境也要求处理平台具有更高的可靠性。本文基于FPGA重构技术,设计了高可靠的星载SAR实时处理平台。本文主要工作如下:1、针对星载SAR成像特点,通过点目标仿真分析对比成像结果,选择CS算法作为星载SAR实时成像算法。依据星载SAR实时处理平台要求,分析硬件资源需求,估算核心算法模块运算时间,并提出了通过FPGA的动态可重构技术进而提高平台的可靠性;2、根据可靠性和实时性需求,构建了双模冗余的星载SAR实时成像平台。提出了维护子系统加运算子系统协同工作的结构。维护子系统以Actel的AX500反熔丝FPGA作为核心监控单元,并设计了针对双机热备份的控制状态机。运算子系统由赛灵思的Virtex7高性能FPGA作为运算单元,通过动态可重构设计,提高商用FPGA的抗辐照能力;3、针对CS成像算法转置操作多,时间占比高,数据量大,计算复杂等问题。文本设计了一种多路并行快速写入结合特定地址跳址读出的DDR3 SDRAM矩阵快速转置方法,极大地提高了转置效率。同时,配合多路FFT/IFFT模块并行处...
【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校
【文章页数】：100 页
【学位级别】：硕士
【部分图文】：
Axcelerator系列FPGA参数表
三模冗余的设计，存储配置文件的 NOR FLASH 也具有非常高的可靠性 同时，考虑到可重构设计，将高性能 FPGA 的片上资源划分为静态逻辑τStaticLogic，SLυ和可重构逻辑τReconfigurable Logic，RLυ，通过内部总线可以交互两者之间的数据与状态信息，以便通过静态逻辑上的GPIO管脚和反熔丝FPGA进行通信 除此之外，不同的功能模块可以通过可重构逻辑实现 每一组 DDR3 SDRAM 的读写数据位宽 64 比特，读写速率可达 6.4GB/S，能够满足星载 SAR 实时成像大数据量的需求 3.2.2.1 运算 FPGA 芯片选择星载 SAR 成像算法数据量大，运算产生的中间变量也需要在片内高速缓存 而且算法中包含了大量的 FFT IFFT 复乘 除法以及非线性的超越运算，这对成像系统的核心处理器提出了很高的要求，即要求 FPGA 内除了需要具备丰富的数字处理单元还要有大量的片上存储 所以这里我们选择了目前 FPGA 行业的领导者，赛灵思公司出品的 Virtex7 系列型号为 XC7VX690T 的芯片 它拥有大量的逻辑单元和可编程
指令能够通过 ICAPE2 原语或者内嵌于比特流文件内的代码发送指令表3.7 IPROG 指令及描述配置指令 指令描述FFFFFFFF 掩码AA995566 同步字20000000 空闲字30020001 在 WBSTAR 内写入一字00000000 热启动起始地址0000000F IPROG 指令20000000 空闲字用 ICAPE2[53]原语发送 IPROG 指令完成重构 在设备芯片配置完成之通过 ICAPE2 原语发送一定顺序的指令设置热启动起始地址寄存器的值比特流文件在 FLASH 内的地址，然后发送 IPROG 指令 这一指令的υ发送同步字，τ2υ设置热启动起始地址寄存器，τ3υ发送 IPROG 指
【参考文献】：
期刊论文
[1]三模冗余反馈纠错技术在星载电路加固设计中的应用与实现[J]. 杨玉辰,周国昌,巨艇,王健,张国霞. 空间电子技术. 2017(02)
[2]基于FPGA的动态部分可重构智能I/O接口设计与实现[J]. 徐健,李贺,龚东磊,方明. 计算机工程. 2016(06)
[3]星载SAR在轨成像实时处理算法研究[J]. 边明明,李盛林,岳荣刚. 航天器工程. 2013(06)
[4]OpenVPX总线及其在雷达信息处理的应用[J]. 池凌鸿,史鸿声. 雷达科学与技术. 2013(04)
[5]星载SAR技术的发展趋势及应用浅析[J]. 邓云凯,赵凤军,王宇. 雷达学报. 2012(01)
[6]基于可重构技术的上面级航天器综合电子系统[J]. 孙兆伟,邢雷,徐国栋,叶东. 光学精密工程. 2012(02)
[7]基于FPGA的三模冗余UART电路设计[J]. 韩月涛,潘伟萍,杨帆,崔嵬. 电子测量技术. 2011(03)
[8]星载SAR实时成像处理系统结构设计[J]. 谢宜壮,朱柏承,汪精华. 兵工学报. 2010(S2)
[9]基于SOPC的远程可重构系统设计方法研究[J]. 庞业勇,王少军,彭喜元. 电子测量与仪器学报. 2010(06)
[10]微型SAR的数字下变频设计[J]. 王虹现,李刚,邢孟道,张守宏. 电子与信息学报. 2010(02)
博士论文
[1]星上SAR实时成像处理关键技术研究[D]. 刘小宁.北京理工大学 2016
[2]可重构星载计算机体系结构与容错技术研究[D]. 刘源.哈尔滨工业大学 2010
[3]星载信号处理平台单粒子效应检测与加固技术研究[D]. 邢克飞.国防科学技术大学 2007
硕士论文
[1]星载抗辐射CMOS多功能控制芯片的综合测试系统设计[D]. 刘童.浙江大学 2017
[2]基于高性能FPGA与多核DSP架构的并行设计[D]. 胡桂彬.西安电子科技大学 2015
[3]可重构雷达信号处理系统的设计与实现[D]. 孙大亮.大连理工大学 2015
[4]基于FPGA的通用总线动态可重构设计[D]. 李渊.南京航空航天大学 2015
[5]基于DDR3数据的信号完整性分析[D]. 史晓蓉.西安电子科技大学 2013
[6]机载合成孔径雷达成像算法研究[D]. 刘晖铭.西安电子科技大学 2012
[7]基于FPGA的机载SAR/ISAR实时成像的技术研究[D]. 郝坤.西安电子科技大学 2012
[8]高可靠星载双机备份系统的设计与评估[D]. 贾文涛.国防科学技术大学 2010
[9]基因组中最大唯一匹配的查找算法研究[D]. 王学.西安电子科技大学 2009
[10]基于CPCI总线的可重构系统研究与设计[D]. 陈欣.国防科学技术大学 2008
本文编号：3131302
【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校
【文章页数】：100 页
【学位级别】：硕士
【部分图文】：
Axcelerator系列FPGA参数表
三模冗余的设计，存储配置文件的 NOR FLASH 也具有非常高的可靠性 同时，考虑到可重构设计，将高性能 FPGA 的片上资源划分为静态逻辑τStaticLogic，SLυ和可重构逻辑τReconfigurable Logic，RLυ，通过内部总线可以交互两者之间的数据与状态信息，以便通过静态逻辑上的GPIO管脚和反熔丝FPGA进行通信 除此之外，不同的功能模块可以通过可重构逻辑实现 每一组 DDR3 SDRAM 的读写数据位宽 64 比特，读写速率可达 6.4GB/S，能够满足星载 SAR 实时成像大数据量的需求 3.2.2.1 运算 FPGA 芯片选择星载 SAR 成像算法数据量大，运算产生的中间变量也需要在片内高速缓存 而且算法中包含了大量的 FFT IFFT 复乘 除法以及非线性的超越运算，这对成像系统的核心处理器提出了很高的要求，即要求 FPGA 内除了需要具备丰富的数字处理单元还要有大量的片上存储 所以这里我们选择了目前 FPGA 行业的领导者，赛灵思公司出品的 Virtex7 系列型号为 XC7VX690T 的芯片 它拥有大量的逻辑单元和可编程
指令能够通过 ICAPE2 原语或者内嵌于比特流文件内的代码发送指令表3.7 IPROG 指令及描述配置指令 指令描述FFFFFFFF 掩码AA995566 同步字20000000 空闲字30020001 在 WBSTAR 内写入一字00000000 热启动起始地址0000000F IPROG 指令20000000 空闲字用 ICAPE2[53]原语发送 IPROG 指令完成重构 在设备芯片配置完成之通过 ICAPE2 原语发送一定顺序的指令设置热启动起始地址寄存器的值比特流文件在 FLASH 内的地址，然后发送 IPROG 指令 这一指令的υ发送同步字，τ2υ设置热启动起始地址寄存器，τ3υ发送 IPROG 指
【参考文献】：
期刊论文
[1]三模冗余反馈纠错技术在星载电路加固设计中的应用与实现[J]. 杨玉辰,周国昌,巨艇,王健,张国霞. 空间电子技术. 2017(02)
[2]基于FPGA的动态部分可重构智能I/O接口设计与实现[J]. 徐健,李贺,龚东磊,方明. 计算机工程. 2016(06)
[3]星载SAR在轨成像实时处理算法研究[J]. 边明明,李盛林,岳荣刚. 航天器工程. 2013(06)
[4]OpenVPX总线及其在雷达信息处理的应用[J]. 池凌鸿,史鸿声. 雷达科学与技术. 2013(04)
[5]星载SAR技术的发展趋势及应用浅析[J]. 邓云凯,赵凤军,王宇. 雷达学报. 2012(01)
[6]基于可重构技术的上面级航天器综合电子系统[J]. 孙兆伟,邢雷,徐国栋,叶东. 光学精密工程. 2012(02)
[7]基于FPGA的三模冗余UART电路设计[J]. 韩月涛,潘伟萍,杨帆,崔嵬. 电子测量技术. 2011(03)
[8]星载SAR实时成像处理系统结构设计[J]. 谢宜壮,朱柏承,汪精华. 兵工学报. 2010(S2)
[9]基于SOPC的远程可重构系统设计方法研究[J]. 庞业勇,王少军,彭喜元. 电子测量与仪器学报. 2010(06)
[10]微型SAR的数字下变频设计[J]. 王虹现,李刚,邢孟道,张守宏. 电子与信息学报. 2010(02)
博士论文
[1]星上SAR实时成像处理关键技术研究[D]. 刘小宁.北京理工大学 2016
[2]可重构星载计算机体系结构与容错技术研究[D]. 刘源.哈尔滨工业大学 2010
[3]星载信号处理平台单粒子效应检测与加固技术研究[D]. 邢克飞.国防科学技术大学 2007
硕士论文
[1]星载抗辐射CMOS多功能控制芯片的综合测试系统设计[D]. 刘童.浙江大学 2017
[2]基于高性能FPGA与多核DSP架构的并行设计[D]. 胡桂彬.西安电子科技大学 2015
[3]可重构雷达信号处理系统的设计与实现[D]. 孙大亮.大连理工大学 2015
[4]基于FPGA的通用总线动态可重构设计[D]. 李渊.南京航空航天大学 2015
[5]基于DDR3数据的信号完整性分析[D]. 史晓蓉.西安电子科技大学 2013
[6]机载合成孔径雷达成像算法研究[D]. 刘晖铭.西安电子科技大学 2012
[7]基于FPGA的机载SAR/ISAR实时成像的技术研究[D]. 郝坤.西安电子科技大学 2012
[8]高可靠星载双机备份系统的设计与评估[D]. 贾文涛.国防科学技术大学 2010
[9]基因组中最大唯一匹配的查找算法研究[D]. 王学.西安电子科技大学 2009
[10]基于CPCI总线的可重构系统研究与设计[D]. 陈欣.国防科学技术大学 2008
本文编号：3131302
本文链接：https://www.wllwen.com/kejilunwen/wltx/3131302.html
