用于IPSec协议的AES-128-CBC算法高速硬件设计

发布时间：2021-07-08 18:38

　　近年来,随着2010年4OG/100Gbps以太网标准的推出,在高速网络中实现数据安全已经成为安全产品研究的热点。IETF （The Internet Engineering Task Force）规定所有的IPv6 （Internet Protocol Version 6）实现必须支持互联网安全协定（Internet Protocol Security,IPSec）。高级加密标准（Advanced Encryption Standard, AES）作为对称加密算法具有处理速度快的优点,工作于CBC （Cipher-block chaining）模式的AES-128加解密算法是RFC4305 （Request For Comments）最为推荐的工作模式。在面临带宽不断增大的现状下,高吞吐率、高安全性的加解密设备,对于IPSec协议的硬件实现尤为关键。本文基于对IPSec协议的研究,设计了应用于反馈CBC模式下AES-128算法的双队列并行处理高速硬件架构。本文分析和设计了AES算法硬件结构,其中加密电路采用查找表方式实现字节替换以及混合方式实现密钥扩展,解密电路采用组合逻辑方式实现逆... 

【文章来源】：东南大学江苏省 211工程院校 985工程院校 教育部直属院校

【文章页数】：82 页

【学位级别】：硕士

【部分图文】：

AES输入输出数据图

节替换的结果也是一样的。除此之外，字节替换也可ｔ＾＜ｌ通过有限域ＧＦ（２８）实现。对于５盒的一个简单的查找表操作，Ｓ盒是由１６ｘ１６个字节沮成的矩阵，包含了２％个数。如图２－１３所块被分为１６个ｓｔａｔｅ数据，ｓｔａｔｅ中每个字节通过Ｓ盒按如下方式映射为另一个字节，将该字节值Ｘ，低四位作为列值ｙ，行列值作为地址索引映射出新的元素作为输出。????ｙ??

０?Ｓ＂《３，２?相?＿?３，０?Ｓ?３，１?Ｓ?３，２?Ｓ?Ｗ?＿??列混淆变换中每一列的元素分别作为１，Ｘ，Ｘ２，?Ｘ３的系数，合并为有限域ＧＦ（２８）的多项式，通过有限??域的矩阵乘法与ｃ（ｘ）?＝?３ｘ》＋ｊｃ２＋ｘ?＋?２在ｍｏｄＡ：４＋ｌ下相乘，得出变换后的结果，如图２－１５所巧。??＾?Ｉ?ｇ??￣?ａ〇，ｉ?—Ｉ?Ｉ?ｂ〇，ｉ?－￣亡一??ａ〇，〇??），２?ａ〇，３???〇〇，〇——３〇，ｉ?ｄ〇，３?????????３２方化?１?！，２?化３?ｂ２，（?ｂ２，ｌ?）２，２?ｂｙ??３３，０＾＾?！，２?３３，３?，３，２?ｂｙ??＾?＠?ｃ树?／??图２－１５列混淆变换处理流程??逆向列混淆变换为正向列混淆变换的逆

【参考文献】：
期刊论文
[1]面向CBC模式的AES高速芯片设计与实现[J]. 刘楠,陈迅,李军伟.  电子技术应用. 2014(01)
[2]AES多引擎并行处理技术研究[J]. 苏阳,戴紫彬,李鹏辉,徐建博.  计算机工程与设计. 2012(09)
[3]IPSec加密芯片中AES加密核的设计与FPGA实现[J]. 周洁,慕德俊,宋利军.  测控技术. 2011(09)
[4]AES算法中模逆运算电路设计与实现[J]. 程桂花,齐学梅,罗永龙.  小型微型计算机系统. 2011(06)
[5]一种有效缩减AES算法S盒面积的组合逻辑优化设计[J]. 王沁,梁静,齐悦.  电子学报. 2010(04)
[6]异步128位AES算法的硬件设计[J]. 崔亚磊,唐为民,戴紫彬.  计算机工程. 2009(08)
[7]资源共享的并行AES加密/解密算法及其实现[J]. 谭永铨,戴逸民.  计算机仿真. 2008(09)
[8]AES加密机制在IPSec协议中的应用研究[J]. 张全林,刘雅辉,李勤,祝跃飞.  计算机工程. 2006(02)
[9]基于CPLD/FPGA的AES算法混合流水实现[J]. 彭艮鹏,刘常澍,李志华.  电子与信息学报. 2005(01)



本文编号：3272115