基于ADRV9009频谱监测接收机设计与实现

发布时间：2021-07-11 06:56

　　介绍了基于ADRV9009频谱监测接收机的设计与实现方案,该方案主要核心器件由Xilinx的FPGA 7Z100-2FFG900I和ADI的带宽最宽的集成收发器ADRV9009,以及时钟专用芯片AD9528组成。模拟射频前端模块接收空中无线电磁波,ADRV9009对射频信号直接采集后,经过JESD204B传输给FPGA;FPGA再对采集回来的数字信号进行频谱分析监测。 

【文章来源】：数字通信世界. 2020,(10)

【文章页数】：3 页

【部分图文】：

频谱监测接收机系统实现框图

本设计方案采用JESD204B子类1(Subclass1),作为ADRV9009与FPGA之间的数据接口协议。ADRV9009与FPGA之间的JESD204B接口的数据链路如图2所示。JESD204B接口的单个通道数率计算公式:Lane rate=(M×N"×[10?8]×Fs)/L;其中M是ADC/DAC的数量,N"是ADC/DAC的位数,Fs是采用时钟,10/8是8b/10b编码的链路开销,L是通道数。本设计系统是双路ADC,位数16bit,采样率245.76MHz,使用2个通道传输,用到IQ采样传输。因此带入上面公式计算得单个Lane通道速率Lane rate为9830.4MHz,因为XC7Z100系列FPGA的GTX接口最大速率是12.5GHz,满足ADRV9009芯片JESD204B接口与FPGA的GTX接口之间的传输数字速率9.8304GHz。

在Vivado2018.1开发环境下搭建ADRV9009的收发环回环测试工程:ADRV9009的接收端RX1采集回来的数据信号在FPGA内部的JESD204B的IPcore数字接口输出直接连到JESD204B的IPcore的数字接口输入端。因此接收采集回来的数据就直接回环到ADRV9009的发端数据接口TX1。另外,也可以通过PC端的串口工具对PS端的串口发送ADRV9009接收通道切换命令,命令切换ADRV9009到观测通道ORX1。FPGA工程内部把ADRV9009的ORX1通道采集接收回来的数据直接回环到发端数据接口TX1。整个系统FPGA工程采用Verilog语言编写,PS端在SDK环境下采用C语言编写;FPGA工程顶层设计模块如下:FPGA工程模块包含4大模块:系统时钟、系统复位、AXI内部链接、Bram模块、PS控制端模块。


本文编号：3277579