LTE系统下行同步算法的研究与实现

发布时间：2017-04-28 13:00

  本文关键词：LTE系统下行同步算法的研究与实现，，由笔耕文化传播整理发布。

【摘要】：近年来,LTE因其具有更高数据速率与频谱效率、更低延迟、支持可配置带宽等优势而得以迅速发展。同步技术是LTE系统传输的关键技术之一,但目前对同步技术的研究大多只包含同步流程中的一部分,而涵盖整个同步流程的研究较少,并且大多只涉及算法部分而对FPGA硬件实现的研究较少。本文主要研究LTE系统下行物理层的同步算法,通过对同步流程中各部分算法的仿真及性能对比分析,提出了基于相关值累加的SC改进算法,以及基于EPA5信道环境的同步算法方案,并结合算法性能及实现复杂度给出了同步的硬件实现方案设计,完成了其FPGA实现及验证。首先,本文简要讲述了移动通信的发展历程及LTE系统概况,分析了LTE系统中同步技术的研究意义和研究现状,并介绍了LTE下行物理层的相关基本原理。然后,本文研究了基于多径衰落信道模型的LTE系统同步算法;并基于LTE下行物理层的Matlab仿真平台,分别对同步过程的PSS定时同步、CP类型检测、频偏估计、SSS检测四个部分在EPA/EVA/ETU信道模型下进行了算法的仿真;根据算法性能的对比分析,提出了一个在EPA5信道环境下性能较优的同步算法方案,分析了该方案的性能;还提出了基于相关值累加的SC改进算法,其有效的减少了原SC算法的峰值平台现象,在高信噪比下检测错误概率减少了约50%。最后,综合考虑各算法的性能及实现复杂度等因素,本文给出了LTE系统同步的硬件实现方案设计,在实现结构设计中采用了一些技巧以减少计算量或延时。并基于XC7K325T芯片完成了同步模块的FPGA实现,通过Modelsim与Matlab仿真结果的对比验证了同步模块的功能正确性,该模块满足100Mbps的LTE下行峰值速率要求,综合后的资源消耗在60%以内,最大频率为304.062MHz。本文还基于MSUC系统平台完成了同步模块的板级验证,结果表明本文实现的同步模块功能正确且能够满足项目需求。
【关键词】：同步 LTE PSS定时 频偏估计 FPGA
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN929.5
【目录】：

• 摘要5-6
• ABSTRACT6-14
• 缩略词表14-15
• 第一章 绪论15-21
• 1.1 论文的研究背景及意义15-17
• 1.1.1 移动通信发展历程15-16
• 1.1.2 LTE系统同步技术的研究意义16-17
• 1.2 同步技术的研究现状17-19
• 1.3 论文的主要工作和内容安排19-21
• 第二章 LTE物理层关键技术21-38
• 2.1 OFDM技术21-26
• 2.1.1 OFDM原理21-22
• 2.1.2 循环前缀22-23
• 2.1.3 时频同步偏差的影响23-26
• 2.2 LTE系统物理层帧格式26-29
• 2.2.1 帧格式26-27
• 2.2.2 资源映射27-29
• 2.3 LTE系统物理层下行同步信号29-35
• 2.3.1 主同步信号30-32
• 2.3.2 辅同步信号32-35
• 2.4 LTE系统无线衰落信道模型35-37
• 2.5 本章小结37-38
• 第三章 LTE系统同步算法的研究38-76
• 3.1 LTE系统同步流程38-39
• 3.2 PSS定时同步算法39-45
• 3.2.1 PSS自相关定时同步算法40-43
• 3.2.2 PSS互相关定时同步算法43-45
• 3.3 CP类型检测算法45-50
• 3.3.1 基于SSS的CP类型盲检测算法45-46
• 3.3.2 基于CP自相关的CP类型盲检测算法46-50
• 3.4 频偏估计算法50-53
• 3.4.1 基于CP的频偏估计算法50-51
• 3.4.2 基于PSS的频偏估计算法51-53
• 3.5 SSS检测算法53-55
• 3.5.1 传统SSS盲检测算法53-54
• 3.5.2 一般的SSS检测算法54-55
• 3.6 同步算法仿真及性能分析55-73
• 3.6.1 系统仿真链路平台55-56
• 3.6.2 PSS同步算法仿真56-64
• 3.6.3 CP类型检测算法仿真64-66
• 3.6.4 频偏估计算法仿真66-72
• 3.6.5 SSS检测算法仿真72-73
• 3.7 基于相关值累加的SC改进算法及性能分析73-74
• 3.8 基于EPA5信道环境的同步算法方案设计74-75
• 3.8.1 所提出同步算法方案的性能分析74-75
• 3.9 本章小结75-76
• 第四章 LTE系统同步硬件实现方案设计与FPGA实现76-93
• 4.1 LTE系统同步硬件实现方案设计76-78
• 4.2 同步关键模块的硬件实现架构设计78-83
• 4.2.1 PSS定时同步模块78-80
• 4.2.2 CP类型检测模块80-81
• 4.2.3 频偏估计模块81-82
• 4.2.4 OFDM解调模块82
• 4.2.5 SSS检测模块82-83
• 4.3 同步算法的FPGA实现83-89
• 4.3.1 硬件实现平台83-84
• 4.3.2 PSS定时同步模块84-85
• 4.3.3 CP类型检测模块85
• 4.3.4 频偏估计模块85-86
• 4.3.5 频偏补偿模块86-87
• 4.3.6 OFDM解调模块87-88
• 4.3.7 SSS检测模块88-89
• 4.4 同步算法的功能验证89-91
• 4.5 同步算法的板级验证91-92
• 4.6 本章小结92-93
• 第五章 总结与展望93-95
• 致谢95-96
• 参考文献96-99
• 个人简历及攻硕期间取得的研究成果99-100

【参考文献】

中国硕士学位论文全文数据库 前1条

1 赵强;基于LTE-A的同步和MIMO检测的研究与实现[D];电子科技大学;2013年

  本文关键词：LTE系统下行同步算法的研究与实现，由笔耕文化传播整理发布。

本文编号：332834