I/O通道板MPL4253工作原理分析及程序设计

发布时间：2021-08-16 00:55

　　本文介绍了I/O通道板MPL4253的电路原理,并通过逻辑分析仪和自行编写的程序代码,对板卡的CPLD芯片EPM7032进行了逻辑功能分析和比较,验证了程序代码的正确性,并在实际中得到应用。 

【文章来源】：广播电视信息. 2020,27(10)

【文章页数】：4 页

【部分图文】：

输出电路

仿真波形

I/O通道板MPL4253的系统框图如图2所示，板卡主要由输入电路、输出电路、地址译码器、数据总线缓冲器、控制总线缓冲器、地址总线缓冲器和控制电路组成。16位输入信号经过输入电路分成2组8位信号送到数据总线，2组8位输出信号由数据总线经过输出电路送出16位输出信号。板卡的基地址（Add9～Add2）可以手动设置，中心单元板送来的地址码（A9～A0）分成两部分，其中A9～A2用于地址判断，A1～A0用于数据信号选择。当中心单元板送出的地址和板卡的基地址相同时，地址译码器将输出片选信号CS，此时控制电路的核心芯片EPM7032将处于工作状态，板卡和中心单元板将进行数据交换。芯片EPM7032将根据控制总线缓冲器送来的指令读取输入信号，或者读写输出信号。当A1～A0为00时读In0～7的数据，为01时读In8～15的数据，为10时读写Out0～7的数据，为11时读写Out8～15的数据。图2 系统框图


本文编号：3345252