高性能的图像无损压缩知识产权核设计

发布时间：2021-08-23 09:51

　　为了解决海量图像数据对存储介质和有限的带宽造成的巨大压力,提出了高性能的图像无损压缩知识产权（IP）核,给出了相应的超大规模集成电路（VLSI）架构。通过对图像预处理模块进行兼容性优化,使其可以灵活处理多种规格的图像;优化离散小波变换（DWT）模块,提出了单加法器延时结构,使离散小波变换模块的最高工作频率达274MHz;IP核整体架构采用串并复用流水线设计思路,图像预处理和离散小波变换模块串行处理数据,算术编码和位平面编码模块并行处理数据,IP核内的所有模块均采用流水线设计方法,最终大幅提升IP核的吞吐率。实验结果表明,设计的IP核可直接接收光电耦合器件（CCD）相机的图像数据完成无损压缩并输出码流,该IP核在Xilinx Kintex-7KC705开发板上实现,最高工作频率达171 MHz,最大吞吐率达1 472 Mb/s,与现有图像无损压缩VLSI编码器相比,最高工作频率提升16%以上,最大吞吐率提升25%以上。 

【文章来源】：西安交通大学学报. 2020,54(05)北大核心EICSCD

【文章页数】：8 页

【部分图文】：

JPEG2000标准压缩算法的硬件架构示意图

本文充分考虑各模块的压缩编码速度与各模块数据传输之间的关系，提出了一种串并复用流水线架构，如图2所示，将消耗时间短、处理速度快的图像预处理和离散小波变换模块进行多次复用，将消耗时间长、处理速度慢的位平面编码和算术编码模块进行并行处理，从而不需要等待位平面编码和算术编码模块处理完成即可开始下一个标准图像块的处理，虽然增加了部分控制电路，但能大幅提升吞吐率。硬件资源充裕的情况下，随并行度的增加，此结构吞吐率成倍提升。设串行工作的图像预处理和离散小波变换模块单位时间可以处理s个样点，单路可并行工作的位平面编码和算术编码模块单位时间能处理p个样点，n路并行工作的位平面编码和算术编码模块单位时间能处理np个样点。则传统标准算法结构单位时间可以处理s+p个样点，本文提出的结构单位时间可以处理s+np个样点，根据Gustafson定律[17]，并行后吞吐率提升比e可以由下式得到

图像无损压缩IP核的具体工作流程如图3所示，原始图像数据经过预处理和离散小波变换后，离散小波变换后的系数通过第1路位平面编码和算术编码模块进行压缩编码，预处理模块和离散小波变换模块处于空闲状态，它们再次开始工作，处理下一个标准图像块，一直循环此过程，直到所有位平面编码模块和算术编码模块都处于压缩编码状态，循环往复。本文提出的串并复用流水线结构，采用优化后易于扩展的预处理模块和优化后高效的离散小波变换模块，位平面编码模块和算术编码模块分别采用文献[7]和文献[10]的结构，最终形成图像无损压缩IP核。

【参考文献】：
期刊论文
[1]一种高效存储多级二维9/7离散小波变换结构[J]. 王鑫,高家明,梁煜,张为.  西安交通大学学报. 2018(04)
[2]应用于JPEG2000的高性能MQ编码器VLSI设计[J]. 陈超伟,梁煜,张为,包娜,刘艳艳.  西安电子科技大学学报. 2018(03)
[3]JPEG-LS近无损图像编码器VLSI结构设计[J]. 聂永康,雷杰,李云松,宋长贺,吴宪云.  西安电子科技大学学报. 2016(04)
[4]基于分布式信源编码的高光谱图像无损压缩研究进展[J]. 粘永健,万建伟,何密,辛勤.  宇航学报. 2012(07)
[5]一种用于JPEG2000的高效位平面编码电路[J]. 张为,高志宇,沈友宝.  北京理工大学学报. 2011(02)
[6]一种高效的JPEG2000位平面编码器设计[J]. 王勇,郑南宁,梅魁志,朱悦心,刘跃虎.  西安交通大学学报. 2005(02)



本文编号：3357643