LTE系统同步的低功耗FPGA实现

发布时间：2017-05-03 11:03

  本文关键词：LTE系统同步的低功耗FPGA实现，由笔耕文化传播整理发布。

【摘要】：LTE(长期演进)作为3G向4G演进的主流技术已得到了越来越大的关注,其相关产业也迎来了新的时代。在LTE系统中,同步技术是接收终端正确恢复基站数据的重要手段。本文对LTE系统同步技术进行了深入研究,对现有同步检测算法在硬件实现上的复杂度和性能提出改进。采用分段时域相关算法对LTE系统下行主同步信号(PSS)、辅同步信号(SSS)进行滑动相关检测,并设计FFT模块来完成同步信号在时-频域间的变换。本设计利用Xilinx公司的Virtex7系列FPGA芯片来搭建硬件平台,首先找到主同步信号所在OFDM中的起止位置,再依据CP类型确定辅同步信号位置,最后快速准确的识别出小区ID,实现UE与基站间的时频同步。同步算法在硬件中的实现采用Verilog HDL进行建模。功能仿真、逻辑综合、RTL级实现均由Xilinx软件工具ISE完成。通过改进同步算法和优化Verilog代码的编写以减少FPGA上的资源占用,从而有效降低终端芯片的功耗。最后,利用Matlab和ChipScope对同步系统进行联合仿真和板极信号抓取,并对比软件仿真与硬件实现结果。结果表明,本课题顺利的实现了LTE系统的同步任务与资源优化,同时降低了硬件实现上的复杂度和功耗。
【关键词】：LTE 同步 相关检测 FFT FPGA
【学位授予单位】：黑龙江大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN929.5

  本文关键词：LTE系统同步的低功耗FPGA实现，由笔耕文化传播整理发布。

，

本文编号：342862