LDPC码的一种低复杂度归一化最小和译码算法
发布时间：2021-11-10 01:05
为了满足5G新无线对标准低密度奇偶校验（low-density parity-check,LDPC）码纠错译码器的要求,提出一种基于归一化最小和算法的单最小值算法。利用一次绝对最小值计算和近似第二最小值代替两次最小值计算,减少译码器的运算复杂度。通过密度进化理论计算归一化因子α,利用加权平均修正出最优的α值提前存储,可以在不消耗额外计算资源的前提下改善由于使用单最小值而损失的性能。提出一种分层译码器结构,利用值重用技术实现减少内存和计算资源消耗。仿真结果证明,在比特错误率（bit errorratio,BER）为10-5时,所提算法比现有的单最小值算法有大约0.2 dB的增益,也比传统归一化最小和算法拥有更好的译码性能和收敛速度。
【文章来源】：重庆邮电大学学报(自然科学版). 2020,32(01)北大核心CSCD
【文章页数】：7 页
【部分图文】：
ZC=64,(3 328,640)5G NR标准LDPC码,
5G NR标准LDPC码的校验矩阵H由基矩阵HBG定义。HBG包含Nb列和Mb行,其中每个元素都对应着H中的一个子矩阵块,每个子矩阵块的维度为ZC×ZC。用全0矩阵去替换HBG中的-1值,用循环置换矩阵I(pi,j)替换HBG中的Pi,j值,其中I(pi,j)是维数为ZC×ZC的单位矩阵右循环Pi,j次获得,ZC是矩阵的扩展因子,其值大小与编译码器的吞吐量相关[18]。图1给出了示例,图的左侧是3×4的HBG矩阵,在ZC=3时将生成右侧的校验矩阵H。1.2 基于BP的LDPC译码算法
图2给出了适用于DE-SMMS算法的译码器结构,对于每一层的译码处理,V2C消息根据 (2) 式生成,并存入FIFO buffer,同时提取V2C的符号存入V2C符号内存。对于每个校验节点,比较其相邻的所有变量节点的V2C消息幅度,提取出最小值及其索引,然后进行最小值处理,根据(9)式将最小值或近似最小值输入C2V处理器中。生成Lk之后更新判决消息Zn。同时也将Lk存储在C2V寄存器中,与存储在V2C sign FIFO中的符号值进行运算恢复C2V消息值,以供V2C消息的更新。上述更新结束后,一层的译码就完成了。该译码器结构的优点在于不需要为硬判决消息Zn分配单独的内存资源,并且通过重复使用生成的C2V消息简化译码过程中校验节点的计算,减少了计算资源的消耗。3 仿真分析
本文编号：3486264
【文章来源】：重庆邮电大学学报(自然科学版). 2020,32(01)北大核心CSCD
【文章页数】：7 页
【部分图文】：
ZC=64,(3 328,640)5G NR标准LDPC码,
5G NR标准LDPC码的校验矩阵H由基矩阵HBG定义。HBG包含Nb列和Mb行,其中每个元素都对应着H中的一个子矩阵块,每个子矩阵块的维度为ZC×ZC。用全0矩阵去替换HBG中的-1值,用循环置换矩阵I(pi,j)替换HBG中的Pi,j值,其中I(pi,j)是维数为ZC×ZC的单位矩阵右循环Pi,j次获得,ZC是矩阵的扩展因子,其值大小与编译码器的吞吐量相关[18]。图1给出了示例,图的左侧是3×4的HBG矩阵,在ZC=3时将生成右侧的校验矩阵H。1.2 基于BP的LDPC译码算法
图2给出了适用于DE-SMMS算法的译码器结构,对于每一层的译码处理,V2C消息根据 (2) 式生成,并存入FIFO buffer,同时提取V2C的符号存入V2C符号内存。对于每个校验节点,比较其相邻的所有变量节点的V2C消息幅度,提取出最小值及其索引,然后进行最小值处理,根据(9)式将最小值或近似最小值输入C2V处理器中。生成Lk之后更新判决消息Zn。同时也将Lk存储在C2V寄存器中,与存储在V2C sign FIFO中的符号值进行运算恢复C2V消息值,以供V2C消息的更新。上述更新结束后,一层的译码就完成了。该译码器结构的优点在于不需要为硬判决消息Zn分配单独的内存资源,并且通过重复使用生成的C2V消息简化译码过程中校验节点的计算,减少了计算资源的消耗。3 仿真分析
本文编号：3486264
本文链接：https://www.wllwen.com/kejilunwen/wltx/3486264.html
