8GSPS时间交替并行采样系统实验平台关键技术研究

发布时间：2017-05-11 03:13

  本文关键词：8GSPS时间交替并行采样系统实验平台关键技术研究，由笔耕文化传播整理发布。

【摘要】：高速采样系统广泛运用于通信领域,高速雷达信号处理领域,以及高能物理粒子实验中。单片模拟数字转换芯片由于自身材料的局限性,难以同时满足上述领域对高采样率与高分辨率的需求。时间交替并行采样技术通过时分交错的方式组织多片性能相同的模数转换芯片,实现分辨率不降低的同时将采样率成倍叠加。本课题将研究重心放在解决超高采样率下,如何提升时间交替并行采样系统性能的问题。针对课题项目的需求与技术指标,论文确定了以8GSPS采样率,12位分辨率的系统设计硬件框架,对前端电路、系统时钟网络、高速数据流存储策略,以及通道失配离线补偿算法进行了深入的研究,将影响到整个系统性能提升的主要因素准确提取出来深入分析,给出问题解决的定量计算方法。论文的主要研究内容如下：1)提出8GSPS时间交替并行采样系统前端1路单端信号转8路差分信号的解决方案。给出信号功分失衡对系统无杂散动态范围影响的计算公式,并比较了引入威尔克逊功分器与引入差分T型匹配节的前端电路性能优劣,最后总结出本课题设计系统的前端信号调理电路解决方案。2)针对超高速采样系统对采样时钟严格要求的特点,设计了一整套完善的时钟网络解决方案。在保持高速采样时钟低抖动的前提下,实现板上采样通道同步与复位,控制时序在器件容错范围内,同时实现通道相位延时可微调。3)研究解决了高速采样系统的信号完整性问题与高速数据流存储问题,针对信号完整性问题设计一整套仿真方案,使得高速信号在传输过程中不会发生阻抗突变。针对高速数据流存储问题,运用大规模可编程阵列的片同步技术、串并转换技术以及大规模存储阵列,实现采样点的深度存储。4)设计了采样通道的离线补偿算法,利用F arrow结构分数延时滤波器与插值拟合的方式实现信号的失配估计与补偿,设计相应实验与仿真对课题设计算法进行有效验证,在文章最后实现了系统的硬件设计并对该硬件实验平台进行了性能验证。
【关键词】：并行采样 前端功分 采样时钟 高速存储
【学位授予单位】：浙江大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN911.7
【目录】：

• 致谢5-6
• 摘要6-7
• Abstract7-10
• 插图和附表清单10-13
• 1 绪论13-25
• 1.1 时间交替并行采样技术的研究背景13-14
• 1.2 时间交替并行采样相关技术国内外研究现状14-21
• 1.2.1 模拟数字转换技术发展现状14-19
• 1.2.2 通道失配补偿技术发展现状19-20
• 1.2.3 前端功分电路发展现状20-21
• 1.3 超高速时间并行交替采样研究内容21-22
• 1.4 超高速时间并行交替采样研究意义22-25
• 2 8GSPS并行采样系统总体设计方案25-33
• 2.1 时间交替并行采样系统硬件框架26-27
• 2.2 时间交替并行采样系统时钟网络27-28
• 2.3 时间交替并行采样系统数据采集策略、排序与装载28-29
• 2.4 时间交替并行采样系统失配补偿策略29-31
• 2.5 本章小结31-33
• 3 8GSPS并行采样系统前端电路性能提升方法研究33-51
• 3.1 前端电路信号失衡对系统的影响34-39
• 3.1.1 功分失衡对系统造成的影响34-36
• 3.1.2 单端转差分失衡对系统造成的影响36-39
• 3.2 八路差分信号功分电路方案设计39-48
• 3.2.1 一路分四路功分方案的比较分析40-43
• 3.2.2 差分T型匹配节与差分过孔仿真与设计43-48
• 3.3 前端电路性能实验测试与分析48-50
• 3.4 本章小结50-51
• 4 8GSPS并行采样系统多相时钟性能提升方法研究51-67
• 4.1 多相时钟发生电路51-61
• 4.1.1 时钟抖动对采样系统信噪比的影响51-53
• 4.1.2 高频低抖时钟发生电路设计53-55
• 4.1.3 固定延时与可变延时电路设计55-58
• 4.1.4 可变延时补偿实验58-61
• 4.2 时间交替并行采样系统同步方法研究61-65
• 4.2.1 通过硬件复位实现多通道同步62-63
• 4.2.2 通过参考时钟实现多通道同步63-65
• 4.3 本章小结65-67
• 5 通道失配补偿算法研究与验证67-75
• 5.1 Farrow结构滤波器原理与仿真67-69
• 5.2 正弦插值拟合理论分析与实验69-73
• 5.3 本章小结73-75
• 6 8GSPS并行采样实验平台性能验证75-89
• 6.1 高速数据流实时存储75-78
• 6.2 信号完整性仿真78-83
• 6.2.1 高速过孔信号传输性能优化78-79
• 6.2.2 高速ADC信号完整性仿真结果79-80
• 6.2.3 DDRⅡ信号完整性仿真结果80-83
• 6.3 8GSPS并行采样实验平台硬件实现83-87
• 6.4 本章小结87-89
• 7 总结和展望89-91
• 7.1 论文工作总结89-90
• 7.2 未来研究展望90-91
• 参考文献91-99
• 攻读硕士学位期间取得的科研成果99

【参考文献】

中国期刊全文数据库 前4条

1 王煜;Slew W.H.;;适用于嵌入式应用的高速信号采集电路[J];测试技术学报;2005年04期

2 张金灿;张玉明;吕红亮;张义门;肖广兴;叶桂平;;A 6-bit 3-Gsps ADC implemented in 1μ m GaAs HBT technology[J];Journal of Semiconductors;2014年08期

3 李嘉鸿;叶凌云;宋开臣;;传感器窄脉冲信号的超高速采集系统[J];传感器与微系统;2013年12期

4 秦国杰;刘国满;高梅国;傅雄军;许們;;一种时间交替ADC时间失配误差自适应校正方法[J];仪器仪表学报;2013年12期

  本文关键词：8GSPS时间交替并行采样系统实验平台关键技术研究，由笔耕文化传播整理发布。

，

本文编号：356102