一种用于5G移动通信基站的大功率射频开关

发布时间：2022-02-09 04:47

　　基于180 nm绝缘体上硅（SOI）CMOS工艺,设计了一款大功率、低插入损耗的单刀双掷（SPDT）反射式射频开关。提出了一种体区自适应偏置技术,无需偏置电阻对开关管体区进行偏置。采用并联电容补偿技术优化最大输入功率,在长期演进（LTE）9 dB峰均比（PAR）信号输入下,发射通道平均承受功率可达20 W。在3.5 GHz芯片发射通道的插入损耗为0.49 dB,0.1 dB压缩点的输出功率为47 dBm,隔离度为38 dB。在3.5 GHz芯片接收通道的插入损耗为0.43 dB,0.1 dB压缩点的输出功率为31 dBm,隔离度为38 dB。该射频开关芯片适用于5G移动通信LTE基站。 

【文章来源】：半导体技术. 2020,45(02)北大核心

【文章页数】：6 页

【部分图文】：

SOI NMOSFET结构示意图

SOI NMOSFET由于SiO2埋层的隔离作用,当器件开启后会导致未耗尽的硅结构处于电浮空状态,带来浮体效应[5]。浮体效应会导致漏击穿电压降低,亚阈值区电特性出现偏差,本文使用的SOI NMOSFET采用图2所示的T型栅结构,通过体接触方式将积累的空穴进行释放,有效地避免了晶体管的浮体效应。1.2 整体电路分析

在基站应用中信号传输采用半双工模式,通过射频开关进行收发信号切换,如图3所示,射频信号由开关的天线口输入,射频开关发射通道承受功率均值将达到15 W以上,对芯片的耐功率能力提出了考验。本文设计的SOI射频开关结构如图4所示,为保证大电压摆幅下更好的插入损耗及隔离度,晶体管栅极采用±2.5 V电压进行控制。为简化芯片使用环境,在芯片内部集成线性稳压器、负压产生电路及驱动器,在3～5 V电压供电情况下,实现逻辑控制功能。


本文编号：3616397