高频CMOS数字锁相环关键技术研究

发布时间：2023-04-05 08:06

　　现代信息技术的高速发展使得对应用中的射频通信系统提出了更高的要求,而锁相环是其中必不可少的关键模块,因为锁相环的性能在很大程度上决定着整个系统的优劣。随着集成电路制造工艺的快速发展,CMOS制造工艺已经进入了深亚微米时代,工艺特征尺寸的不断缩小使得模拟电路的设计更加困难,同时数字电路的优势也在不断凸显,在应用中尽可能使用数字电路取代模拟电路已经成为一种必然趋势。数字锁相环凭借良好的集成性,可编程的灵活性,更小的面积,更低的功耗以及较好的噪声性能得到广泛的关注和研究。本文研究并提出了一种高分辨率低功耗低噪声CMOS数字锁相环电路。相位检测由基于ADC的鉴相器完成,该部分包括采样电路、电荷泵、时间域可变增益放大电路和SAR-ADC。鉴相过程采用亚采样原理避免了分频器的使用,带内噪声不会被扩大N²倍,优化了环路噪声性能,同时亚采样原理也因为具有高检测增益而被广泛使用。由电荷泵和脉冲产生电路构成的时间域可变增益放大电路进一步提高了锁相环的分辨率。SAR-ADC将电压信号转换为数字信号,从而避免使用占用面积很大的模拟滤波器,改为使用占用面积小同时灵活性更高的数字环路滤波器。...

【文章页数】：89 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
符号对照表
缩略语对照表
第一章 绪论
    1.1 研究背景与研究意义
    1.2 研究进展
    1.3 论文的主要工作和创新点
    1.4 论文结构安排
第二章 锁相环基础
    2.1 常见锁相环
        2.1.1 锁相环分类
        2.1.2 数字锁相环与模拟锁相环的比较
    2.2 数字锁相环实现原理
        2.2.1 I型数字锁相环
        2.2.2 II型数字锁相环
    2.3 数字锁相环主要性能指标
    2.4 本章小结
第三章 数字锁相环结构和环路分析
    3.1 数字锁相环整体结构
    3.2 模型分析
        3.2.1 数学模型
        3.2.2 噪声模型
        3.2.3 行为级模型
    3.3 环路分析
        3.3.1 环路特性分析
        3.3.2 稳定性分析
    3.4 本章小结
第四章 数字锁相环电路模块研究
    4.1 亚采样鉴相器
        4.1.1 亚采样鉴相器工作原理
        4.1.2 亚采样电路实现
    4.2 差分电荷泵
        4.2.1 电荷泵基本结构
        4.2.2 电荷泵非理想效应
        4.2.3 差分电荷泵电路实现
    4.3 脉冲产生电路和SAR-ADC
        4.3.1 逐次逼近型模数转换器
        4.3.2 脉冲产生电路和SAR-ADC实现
    4.4 数字环路滤波器
        4.4.1 IIR滤波器
        4.4.2 数字滤波器实现
    4.5 高速计数器
    4.6 数控振荡器
        4.6.1 振荡器性能指标
        4.6.2 数控振荡器工作原理
        4.6.3 数控振荡器实现
第五章 数字锁相环版图设计及仿真
    5.1 数字IC设计流程
        5.1.2 前端设计
        5.1.3 后端设计
    5.2 数字锁相环版图设计
    5.3 仿真结果
        5.3.1 数控振荡器仿真
        5.3.2 环路仿真
        5.3.3 噪声仿真与功耗
    5.4 本章小结
第六章 总结与展望
    6.1 论文总结
    6.2 后续工作展望
参考文献
致谢
作者简介



本文编号：3783061