基于FPGA的LDPC编译码的高速并行化设计与实现

发布时间：2024-03-26 03:09

　　LDPC码是一种特殊的线性分组码,其性能可接近于香农限。由于LDPC码具有良好的性能且译码复杂度低、结构灵活,已广泛应用于信道编码领域,包括深空通信、光纤通信、卫星数字视频和音频广播等领域。采用可配置的全并行结构,在FPGA实现LDPC编译码时提高了数据处理能力,并根据芯片的资源大小进行不同方式的并行化译码结构处理。经过ModelSim仿真验证和在Artix-7平台上试验,验证了LDPC译码可配置并行化实现的可行性和有效性,同时对比验证了它在硬件资源上的消耗和多场景多种速率情况下的数据传输性能。

【文章页数】：7 页

【文章目录】：
0 引言
1 LDPC编译码器实现结构
    1.1 LDPC码基础知识
    1.2 准循环QC＿LDPC码
    1.3 LDPC编码器设计及实现
        1.3.1 编码器基本结构
        1.3.2 编码器的FPGA仿真
    1.4 LDPC译码算法及译码器结构
        1.4.1 译码器基本结构
        1.4.2 译码器的扩展结构
        1.4.3 译码器实现结构比较
2 LDPC码和Turbo码性能比较
3 结语



本文编号：3939273