基于物联网常关计算应用的RRAM电路设计

发布时间：2024-04-24 22:54

　　物联网常关计算应用中,处理器并非一直处于工作状态。在传感器采集到数据前,处理器需要保持待机状态,此时,处理器的逻辑部分可以通过电源管理技术关断,而作为片上数据缓存,传统的存储器SRAM具有一定的待机功耗,因此需要探索采用新结构的存储方案。阻变存储器(RRAM)因具有高速、高密度、低功耗、与CMOS工艺兼容、非挥发等特点,在物联网常关计算应用中得到关注。本文通过分析对比不同材料及操作类型的阻变存储器件,以二元金属氧化物阻变材料HfOx的阻变特性为基础,首先,建立可以用于电路仿真的阻变存储器件等效电路模型,该模型对外只有两个端口,符合真实阻变存储器件的端口数目;同时,该模型可以模拟外部激励对阻变存储器件的编程操作和编程后的读取操作,并含有阻变存储单元记忆阻值的特性。以该模型为基础,本文设计了8Kb RRAM结构,并完成了阻变存储阵列外围电路的设计,包括行列译码电路、读电路及其时序控制电路、写驱动电路、基准电流源、带隙基准电压源、RRAM控制逻辑等。RRAM电路基于SMIC0.18μm工艺进行仿真,最终实现外部读写请求对RRAM的访问操作。为了分析RRAM在系统中的功耗,本文设计了基于RIS...

【文章页数】：67 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
1 绪论
    1.1 物联网与存储器
    1.2 存储器的分类与发展
    1.3 RRAM国内外研究现状
    1.4 论文研究内容及安排
2 阻变存储概述
    2.1 阻变存储器件的存储原理
    2.2 阻变存储器件的电阻转变机制
        2.2.1 电化学金属化机制
        2.2.2 化学价变化机制
        2.2.3 热化学机制
        2.2.4 静电/电子机制
    2.3 阻变存储单元的结构
    2.4 本章小结
3 阻变存储器的设计与仿真
    3.1 阻变存储器结构
    3.2 阻变存储单元的行为级建模
    3.3 RRAM阵列设计
    3.4 译码电路设计
        3.4.1 行译码电路
        3.4.2 列译码电路
    3.5 读电路
        3.5.1 读电路设计
        3.5.2 读电路时序及其控制电路设计
        3.5.3 读电路仿真
    3.6 写驱动电路
        3.6.1 写驱动电路设计
        3.6.2 写策略与写操作时序
    3.7 基准电路设计
        3.7.1 基准电流源
        3.7.2 带隙基准电压源
    3.8 控制逻辑
    3.9 RRAM功能仿真
    3.10 本章小结
4 RRAM在基于RSIC-V处理器中的功耗分析
    4.1 RISC-V微处理器
    4.2 功耗测试及分析
        4.2.1 功耗测试
        4.2.2 功耗分析
    4.3 本章小结
5 总结与展望
    5.1 总结
    5.2 展望
致谢
参考文献



本文编号：3963629