毫米波射频前端CMOS集成锁相环分析与设计

发布时间：2017-06-21 20:09

  本文关键词：毫米波射频前端CMOS集成锁相环分析与设计，，由笔耕文化传播整理发布。

【摘要】：现在无线通信频段已经无法满足用户对大数据、高速率和超宽带无线通信的追求,促使无线通信系统研发者将眼光投向60GHz毫米波通信。60GHz毫米波在自由空间中的衰减特性和超宽可用带宽特性,使得它适合大数据传输率、短距离无线通信系统。最近几年,各国纷纷投向60GHz毫米波通信技术的研发设计,已有不少研究机构已经推出60GHz毫米波无线通信芯片。但就目前形势来看,60GHz集成技术还尚未完全成熟,离正式商用还有很长一段距离。最初毫米波集成技术采用III-V族化合物砷化镓(GaAs)、磷化铟(InP)材料和锗化硅(SiGe)材料HBT技术。因为这两种工艺截止频率Tf高、高增益和低噪声,但是它们的集成生产成本比较高。CMOS工艺易于集成、生产成本低和功耗低。虽然早期的CMOS工艺受截止频率的限制,不能应用于毫米波集成技术,但随着硅基CMOS技术的发展,其特征频率Tf不断提高,纳米级CMOS技术已成熟,越来越多的芯片制造商都投向了CMOS工艺的毫米波芯片研发。本论文研究内容是60GHz毫米波射频前端集成锁相技术研究。研究内容如下:1)首先介绍了毫米波集成技术发展概况。接着分析了毫米波射频系统结构和射频前端的锁相环结构,最后分析CMOS锁相环结构、工作原理和系统各参数。2)锁相环各模块实际电路设计与仿真。本论文中锁相环各模块实际电路设计仿真是基于TSMC CMOS 0.18?m/1.8V模型,在Agilent公司仿真工具ADS中完成电路设计与仿真。首先是锁相环核心模块压控振荡器电路的设计。VCO的输出频率范围11.8~13GHz,对应相位噪声要求小于-105dBc/Hz@1MHz。接着是锁相环的其他模块:分频器、鉴相器和环路滤波的电路设计。论文中采用128整数分频,预分频采用改进式的静态分频器来提高工作频率,后6级分频采用电流模式逻辑静态分频器。鉴相器采用基于D锁存器的数字鉴频鉴相器和电荷泵联合结构。环路滤波采用二阶无源环路滤波。在ADS中对锁相环各模块的实际电路进行严格的性能仿真和参数优化,来验证电路设计的正确性和提升电路的工作性能。3)对锁相环系统的进行锁定仿真和环路相位噪声仿真,来分析系统动态锁定过程和锁定后的相位噪声性能。
【关键词】：60GHz 毫米波集成电路 锁相环 压控振荡器 相位噪声 分频器
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN911.8

  本文关键词：毫米波射频前端CMOS集成锁相环分析与设计，由笔耕文化传播整理发布。

本文编号：469789