低信噪比SC-FDE系统同步算法研究及其FPGA实现

发布时间：2017-06-26 05:00

  本文关键词：低信噪比SC-FDE系统同步算法研究及其FPGA实现，由笔耕文化传播整理发布。

【摘要】：单载波频域均衡(Single Carrier Frequency Domain Equalization,SC-FDE)技术由于其出色的抗多径衰落的能力,以及较低的硬件实现复杂度,正逐渐成为宽带无线通信技术的重要组成部分,同时作为正交频分复用(OFDM)技术的补充和发展,已经成功应用于3GPP长期演进(LTE)系统中的上行链路。目前关于SC-FDE技术的研究主要集中在较高信噪比条件下的无线通信系统中,但实际上无论是在民用通信领域还是军事通信领域,都对低信噪比条件下SC-FDE技术的研究提出了需求,典型的代表如基于空白电视频段的“Weightless”标准。作为一种宽带无线通信技术,SC-FDE系统对时频同步误差非常敏感,接收端信号的同步精度直接影响到系统的性能。论文对低信噪比条件下SC-FDE系统的同步算法进行了研究,主要的工作和创新点包括:(1)通过比较目前常见SC-FDE系统同步算法的优缺点,以及这些同步算法在低信噪比条件下的性能分析,论文借鉴了Tufvesson同步算法的基本思想,提出了两种低信噪比条件下SC-FDE系统的同步算法。论文提出的算法解决了Tufvesson同步算法频偏估计精度和频偏估计范围相互制约的问题,并且通过对符号定时估计点的位置进行修正,保证了在多径信道条件下,符号定时估计的正确性。同时论文还给出了这两种同步算法在高斯白噪声(AWGN)信道和多径信道条件下的Matlab仿真分析,说明了同步算法的正确性。(2)在同步算法设计时,考虑到基于结构1的同步算法在利用FPGA进行实现时,资源消耗过大,论文提出了基于结构2的同步算法。虽然基于结构2的同步算法会在一定程度上降低系统的信息传输效率,但是却可以大大减少FPGA实现所消耗的资源,并且理论上可以实现和基于结构1同步算法一样的同步性能。最后论文利用FPGA实现了基于结构2的同步算法,并且通过硬件测试说明了FPGA设计的有效性。
【关键词】：SC-FDE 低信噪比 训练序列 同步算法 FPGA实现
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN791;TN919.34
【目录】：

• 摘要5-6
• ABSTRACT6-12
• 缩略词表12-13
• 第一章 绪论13-19
• 1.1 研究背景与意义13-14
• 1.1.1 研究背景13
• 1.1.2 研究意义13-14
• 1.2 SC-FDE系统的研究进展14-17
• 1.2.1 SC-FDE技术的发展14-15
• 1.2.2 SC-FDE同步算法研究现状15-17
• 1.3 论文的研究内容和结构安排17-19
• 1.3.1 研究内容17
• 1.3.2 结构安排17-19
• 第二章 SC-FDE系统的基本原理和同步技术19-42
• 2.1 SC-FDE系统的基本原理19-21
• 2.1.1 结构模型19-20
• 2.1.2 数学描述20-21
• 2.2 SC-FDE系统同步误差分析21-29
• 2.2.1 载波同步误差21-25
• 2.2.2 符号定时同步误差25-27
• 2.2.3 采样时钟同步误差27-29
• 2.3 常见SC-FDE系统的同步算法29-41
• 2.3.1 基于自相关运算的同步算法30-36
• 2.3.1.1 S&C同步算法30-32
• 2.3.1.2 Minn同步算法32-33
• 2.3.1.3 Park同步算法33-34
• 2.3.1.4 文献[32]的同步算法34-36
• 2.3.2 基于互相关运算的同步算法36-37
• 2.3.3 AWGN信道仿真分析37-41
• 2.4 本章小结41-42
• 第三章 低信噪比SC-FDE系统同步算法设计42-58
• 3.1 帧结构42-44
• 3.2 低信噪比SC-FDE系统同步算法44-53
• 3.2.1 帧检测和粗频偏估计45-47
• 3.2.2 细频偏估计和符号定时估计47-53
• 3.2.2.1 结构 147-50
• 3.2.2.2 结构 250-53
• 3.3 AWGN信道和多径信道仿真分析53-57
• 3.4 本章小结57-58
• 第四章 低信噪比SC-FDE系统同步算法的FPGA实现58-73
• 4.1 SC-FDE系统收发链路设计58-60
• 4.1.1 SC-FDE系统发射机链路58-59
• 4.1.2 SC-FDE系统接收机链路59-60
• 4.2 同步模块的FPGA实现与仿真60-65
• 4.2.1 FPGA实现方案60-62
• 4.2.2 ModelSim仿真验证62-65
• 4.3 硬件测试65-72
• 4.3.1 功能验证65-70
• 4.3.1.1 Xilinx FPGA KC705级联ADC&DAC板卡65-67
• 4.3.1.2 测试结果67-70
• 4.3.2 性能测试70-72
• 4.4 本章小结72-73
• 第五章 总结与展望73-75
• 5.1 工作总结73-74
• 5.2 工作展望74-75
• 致谢75-76
• 参考文献76-79
• 攻读硕士学位期间的科研成果79-80

【参考文献】

中国博士学位论文全文数据库 前1条

1 田野;基于训练符号的OFDM同步技术研究[D];北京交通大学;2007年

  本文关键词：低信噪比SC-FDE系统同步算法研究及其FPGA实现，由笔耕文化传播整理发布。

，

本文编号：484830