X波段雷达散射成像系统频率综合源设计

发布时间：2017-08-07 13:34

  本文关键词：X波段雷达散射成像系统频率综合源设计

  更多相关文章： 雷达散射成像 直接频率合成 锁相环 FPGA AD9910 控制台

【摘要】：现代雷达技术极大提高了对作战目标的探测与跟踪能力,而隐形技术就成为提高作战目标生存与进攻能力的有效手段。隐形性能主要取决于雷达散射截面积,相较于理论计算通过实际雷达成像测量能够快捷准确地获得目标特性,X波段频率综合源以其分辨率高、稳定性好、抗干扰能力强等特点,在雷达成像领域中应用广泛。本文依托实际工程项目,分别对雷达散射成像、直接数字频率合成技术以及锁相环技术进行了研究,并研制了一套由上位机控制台控制的X波段频率综合源。首先,介绍了雷达散射成像基本原理,并对雷达散射中心的类别以及适用范围分别进行了介绍；重点讨论了雷达成像的纵向分辨率与横向分辨率。阐述了直接数字频率综合技术在工程实现中的基本结构,详细介绍了结构各模块的工作原理；简要介绍了此技术的优势,并从数学角度详细推导了其数学模型；着重分析了直接数字频率综合的理想频谱特性以确定其杂散噪声来源；并给出了两个抑制杂散噪声行之有效的方案。接着,介绍了锁相环的基本结构,并着重讨论了结构中各器件工作原理、组成形式及参数指标；给出了相位模型及锁相环动态方程表达式；最后讨论了锁相环的三个基本特性：相位噪声特性、杂散噪声特性、“同步状态”下弱干扰的锁相环稳定性。其次,给出了系统的技术指标；提出了四种常用的频率综合源方案并讨论了各方案的工作原理、优缺点及其适用场合。重点讨论了直接数字频率综合电路、锁相环电路、时钟芯片选型,并给出了系统方案框图,确定采用外置锁相环倍频的方式为直接数字频率综合电路提供参考时钟的方案；从输出频率、相位噪声以及杂散三个方面详细论证了方案的可行性。最后,根据项目需求,完成了频率综合源软硬件设计。硬件设计方面,选择FPGA作为频率综合源的处理器芯片,并按功能将系统划分为FPGA核心电路模块、数据存储电路模块、数据通信电路模块、直接数字频率综合电路、锁相环电路、电源模块,重点对各个模块电路进行了详细的设计。软件实现方面,重点结合选用芯片研究了闪存控制器模块、USB控制器模块、直接数字频率综合控制器模块、锁相环控制器模块,并对每个子模块进行了仿真。最终通过上位机控制台的配合,完成了频率综合源的调试,调试结果表明,该频率综合源工作稳定,完成各项基本功能。
【关键词】：雷达散射成像 直接频率合成 锁相环 FPGA AD9910 控制台
【学位授予单位】：南京理工大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN957.52
【目录】：

• 摘要3-4
• Abstract4-9
• 1 绪论9-15
• 1.1 研究背景及意义9-10
• 1.2 国内外研究综述10-13
• 1.2.1 雷达散射成像技术研究概述10-11
• 1.2.2 频率综合技术概述11-12
• 1.2.3 可编程逻辑器件概述12-13
• 1.3 论文研究内容及章节安排13-15
• 2 散射成像及频率综合技术15-31
• 2.1 雷达散射成像技术15-17
• 2.1.1 雷达散射成像原理15
• 2.1.2 雷达散射中心类别15-16
• 2.1.3 雷达散射成像分辨率16-17
• 2.2 直接数字频率合成技术17-24
• 2.2.1 DDS的结构17-19
• 2.2.2 DDS的数学原理19-20
• 2.2.3 DDS的特点20
• 2.2.4 DDS的理想频谱特性20-22
• 2.2.5 DDS的杂散分析22-24
• 2.3 锁相环技术原理24-30
• 2.3.1 锁相环的原理与结构24-27
• 2.3.2 锁相环相位模型27-28
• 2.3.3 锁相环的特性分析28-30
• 2.4 本章小结30-31
• 3 系统方案设计31-42
• 3.1 系统技术指标31
• 3.2 成像频率源信号体制31-32
• 3.3 DDS/PLL常用结构32-35
• 3.3.1 环外插入混频器的DDS/PLL结构32-33
• 3.3.2 环内插入混频器的DDS/PLL结构33
• 3.3.3 环内插入DDS的DDS/PLL结构33-34
• 3.3.4 DDS直接激励PLL的DDS/PLL结构34-35
• 3.4 方案确定及主要器件选型35-39
• 3.4.1 DDS芯片选择36-37
• 3.4.2 DDS参考时钟选择37-38
• 3.4.3 PLL电路芯片选择38-39
• 3.4.4 100MHz晶振选型39
• 3.5 方案可行性分析39-41
• 3.5.1 输出频率分析39
• 3.5.2 相位噪声分析39-40
• 3.5.3 杂散分析40-41
• 3.6 本章小结41-42
• 4 雷达散射成像系统频率综合源硬件电路设计42-67
• 4.1 频率综合源结构设计42
• 4.2 FPGA核心处理电路设计42-45
• 4.2.1 配置电路43-45
• 4.2.2 时钟电路45
• 4.3 数据存储电路设计45-46
• 4.4 数据通信电路设计46-48
• 4.5 DDS电路设计48-57
• 4.5.1 DDS参考时钟电路48-56
• 4.5.2 DDS核心电路56-57
• 4.6 PLL电路设计57-63
• 4.6.1 鉴相器电路57-59
• 4.6.2 环路滤波电路59-63
• 4.7 电源电路设计63-65
• 4.8 PCB板设计65-66
• 4.9 本章小结66-67
• 5 雷达散射成像系统频率综合源软件实现与结果67-84
• 5.1 FPGA功能划分67
• 5.2 系统时钟模块67
• 5.3 FLASH控制器模块67-69
• 5.4 译码模块69-70
• 5.5 DDS控制器模块70-75
• 5.6 PLL控制器模块75-77
• 5.6.1 ADF4351控制器模块75-76
• 5.6.2 ADF4108控制器模块76-77
• 5.7 ROM与RAM设计77-78
• 5.8 USB控制器模块78-80
• 5.8.1 USB控制接口模块78
• 5.8.2 上位机控制台模块78-80
• 5.9 系统调试结果80-83
• 5.10 本章小结83-84
• 6 总结与展望84-85
• 致谢85-86
• 参考文献86-89
• 附录A89-90
• 附录B90-91
• 附录C91

【参考文献】

中国期刊全文数据库 前4条

1 恽小华,刘永坦,孙琳琳;V波段小型化低相噪频率综合器[J];电子学报;2003年06期

2 汪海燕;;一种随机抖动降低DDS杂散的方法及仿真[J];宿州学院学报;2014年02期

3 王剑;;分布式多频带雷达数据融合目标高分辨分析方法[J];现代防御技术;2007年06期

4 迟忠君;徐云;常飞;;频率合成技术发展概述[J];现代科学仪器;2006年03期

中国硕士学位论文全文数据库 前1条

1 黄伟;S波段雷达散射计研制与散射系数测量[D];电子科技大学;2009年

，

本文编号：634940