高速串行链路信号完整性研究

发布时间：2017-08-13 01:18

  本文关键词：高速串行链路信号完整性研究

  更多相关文章： 信号完整性 SAS总线 统计眼图 误比特率

【摘要】：高速链路系统受到众多因素的影响,包括互连密度、带宽、信号完整性及功率需求等。随着串行链路系统向高速度、高密度、低功耗、低电压及大电流发展,数据传输速率显著提高,高速串行链路信号完整性设计面临前所未有的巨大挑战。如何获得可传输多Gbps信号的高速、稳定、可靠的互联系统成为目前国内外许多企业和研究机构争相突破的课题。本文对信号完整性分析过程中涉及到的基础理论进行了简要总结。从麦克斯韦方程讲起,引入传输线理论和散射参数,接着对系统的发射器、信道、接收器这三个主要环节进行系统的分析,最后对时序抖动和系统裕量分配做了简要介绍。设计了一个可以支持6Gbps SAS2.0高速串行链路的产品系统,并分别对该链路的信号完整性进行了仿真分析和实验验证。首先,对PCB走线的建模、阻抗、串扰等方面进行了分析;其次,针对单板的PCB过孔进行了三维电磁场建模并探讨了过孔阻抗和回损的优化方法;然后,通过一个纯PCB走线的链路的仿真,研究了收发射器、编码方式、无源信道等因素对信号完整性的影响;最后,搭建该产品的完整链路系统,并通过过孔阻抗调整进行设计优化,最终通过了SAS2.0对无源传输信道仿真要求。为了验证仿真的准确性和该产品高速链路的健壮性,设计了相应的测试夹具并投板制造加工,在常温、高低温及温巡环境等各种极端条件下对系统运行业务压力进行测试,将实际产品业务测试环境实测结果与全链路无源特性仿真的结果进行对比,进一步分析无源仿真方法是否准确、客观、可靠;通过实时误比特查询,闭环分析产品系统是否能满足6Gbps SAS2.0高速串行链路产品在各种复杂应用环境可靠运行的信号完整性要求。本文对PCB走线和过孔建模的方法的研究,和测试夹具板的无源测试数据对比结果一致性很好,该建模仿真方法具有很好的工程精度和应用价值,可以在类似设计中广泛推广应用。SAS总线技术广泛应用于企业级高性能磁盘产品中,但由于高速串行链路信号完整性设计的挑战大、门槛高,国内能推出6Gbps SAS 2.0产品的厂商可谓凤毛麟角,本文对6Gbps SAS2.0高速串行链路仿真分析方法的研究,提供了一种采用通用ADS软件快速进行高速串行链路仿真的全新思路,可供其他6Gbps以上速率的各种高速总线设计中参考借鉴。
【关键词】：信号完整性 SAS总线 统计眼图 误比特率
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN911.6
【目录】：

• 摘要5-6
• Abstract6-10
• 第一章 绪论10-16
• 1.1 选题背景10-12
• 1.2 研究现状12-14
• 1.3 本文研究内容14-16
• 第二章 高速串行链路系统信号完整性理论研究16-32
• 2.1 麦克斯韦方程组16-17
• 2.2 传输线理论17-20
• 2.3 散射参数级联20-22
• 2.3.1 标准S参数矩阵20-21
• 2.3.2 S参数级联21-22
• 2.4 高速串行链路信道分析22-28
• 2.4.1 发射器23-24
• 2.4.2 信道24-26
• 2.4.3 接收器26-28
• 2.5 时序抖动和系统裕量分配28-31
• 2.5.1 眼图与抖动28-29
• 2.5.2 系统裕量分配29-30
• 2.5.3 误比特率30-31
• 2.6 本章小结31-32
• 第三章 高速串行链路信号完整性仿真分析32-59
• 3.1 仿真软件32-33
• 3.2 PCB走线建模和仿真分析33-40
• 3.2.1 PCB走线建模35-38
• 3.2.2 PCB走线仿真38-40
• 3.2.3 仿真结果分析40
• 3.3 过孔参数化建模和仿真分析40-46
• 3.3.1 过孔参数化建模40-42
• 3.3.2 过孔参数化仿真及优化42-45
• 3.3.3 仿真结果分析45-46
• 3.4 高速串行链路系统仿真46-58
• 3.4.1 高速串行链路系统模型搭建46-47
• 3.4.2 高速串行链路系统仿真47-54
• 3.4.3 SAS2.0 高速串行链路仿真设计54-58
• 3.5 本章小结58-59
• 第四章 高速串行链路信号完整性测试验证59-70
• 4.1 测试方法59
• 4.2 无源系统测试59-65
• 4.2.1 时域测试59-60
• 4.2.2 频域测试60-61
• 4.2.3 测试方案61-65
• 4.3 有源系统测试65-69
• 4.3.1 仪器模拟的测试场景65-67
• 4.3.2 实际工作的测试场景67-69
• 4.4 本章小结69-70
• 第五章 总结与展望70-72
• 5.1 本文工作总结70-71
• 5.2 下一步工作展望71-72
• 致谢72-73
• 参考文献73-76

【参考文献】

中国期刊全文数据库 前1条

1 黄震;;高速电路信号完整性探讨[J];舰船电子对抗;2010年03期

中国硕士学位论文全文数据库 前1条

1 李海南;基于PXIe总线的高速串行背板设计[D];电子科技大学;2013年

，

本文编号：664651