基于原模图LDPC码的联合信源信道译码器的硬件实现（英文）

发布时间：2017-08-20 13:09

  本文关键词：基于原模图LDPC码的联合信源信道译码器的硬件实现（英文）

  更多相关文章： 联合信源信道译码器(JSCD) 原模图LDPC码 准循环扩展 FPGA

【摘要】：采用FPGA(field programmable gate array)设计基于原模图低密度奇偶校验(low density parity check,LDPC)码的联合信源信道译码器,信道部分和信源部分都是由原模图LDPC码组成。在原模图LDPC码联合译码器的硬件实现架构中,通过2步循环扩展得到了适合硬件实现的准循环原模图LDPC码,译码器信息的迭代更新采用TDMP(Turbo decoding message passing)分层译码算法,采用的归一化最小和算法使得P-JSCD(photograph-based joint source and channel decoding)具有部分并行结构。最后,为了降低资源消耗和译码延迟,采用了提前终止迭代策略。基于FPGA平台的硬件实现结果表明,该联合译码器的译码性能非常接近相应的浮点算法,并且最大时钟频率达到193.834 MHz,吞吐量为24.44 Mbit/s.
【作者单位】： 重庆邮电大学通信与信息工程学院;厦门大学信息科学与通信学院;
【关键词】： 联合信源信道译码器(JSCD) 原模图LDPC码 准循环扩展 FPGA
【基金】：The National Natural science Foundation of China(61271241,61102134) The Natural Science Foundation of Fujian(2014J01248)~~
【分类号】：TN911.2;TN791
【正文快照】： plemented separately.The theorem[1]holds only for1 Introductionthe end-to-end communication systems with asymptoti-Traditionally,source and channel coding are im-cally infinite source code dimension and infinite chan- nel code block length,which are har

【相似文献】

中国期刊全文数据库 前10条

1 李忠亮;夏国江;;原模图LDPC码的准循环扩展和编码算法[J];空间科学学报;2011年03期

2 方毅;王琳;陈平平;肖e，

本文编号：706783