基于LDPC码自适应译码器设计与实现

发布时间：2017-08-24 06:26

  本文关键词：基于LDPC码自适应译码器设计与实现

  更多相关文章： QC-LDPC 归一化最小和译码算法 GDBF译码算法 自适应编码调制

【摘要】：在频带资源日益短缺的现代,如何在保证可靠性的前提下尽量提高系统有效性是通信领域的研究课题之一。为保证可靠性,通常采用信道编码技术,低密度奇偶校验码(LDPC码)具有极强的纠错能力和较低的误码平层,是目前备受关注的信道编码方案;为提高有效性,自适应技术根据信道状态的优劣,动态调整发射参数,能够有效提高系统频带利用率。基于自适应LDPC码的通信系统能够在保证通信质量的前提下有效利用频带资源,具有较高的研究价值。本文首先介绍了LDPC码的基本理论,校验矩阵构造,并对准循环LDPC(QC-LDPC)码的矩阵特性与编码算法进行了分析。深入研究了LDPC码译码算法的硬判决译码算法与软判决译码算法原理,对多种译码算法的计算复杂度与硬件实现复杂度进行了全面比较分析,通过仿真对比各译码算法纠错性能,综合考虑译码性能与复杂度,将GDBF译码算法与归一化最小和译码算法作为硬件实现对象。针对GDBF算法的译码流程进行改进,简化多比特反转译码模式转为单比特译码模式时对目标函数进行计算的步骤,使该算法更适合硬件实现。其次对LDPC译码器自适应参数:调制阶数,码长码率与最大迭代次数进行仿真,分析其对译码器纠错性能的影响,并基于SNR的门限判别法,参考信噪比-误码率仿真结果确定译码器在不同信道状态对应自适应方案。对译码算法的归一化系数与初始信息量化方案等硬件实现所需系数进行仿真分析,确定译码器硬件实现的方案。最后结合QC-LDPC码校验矩阵结构化特点,针对自适应可配置译码器设计需求,采用部分并行架构实现基于归一化最小和译码算法与改进GDBF译码算法的LDPC码自适应译码器。译码器可根据校验矩阵H,按照自适应方案灵活配置码长码率,调整最大迭代译码次数。对译码器进行整体设计的基础上,划分各模块功能,完成了支持12种可配置方式的LDPC码译码器代码编写,通过功能仿真验证。最后利用硬件平台terasic DE3完成了译码器的板级测试。归一化最小和译码算法平均吞吐率可达400Mbps以上,改进GDBF译码算法的LDPC码自适应译码器平均吞吐率可达1Gbps以上,硬件资源消耗相对较低。
【关键词】：QC-LDPC 归一化最小和译码算法 GDBF译码算法 自适应编码调制
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN911.22
【目录】：

• 摘要5-6
• ABSTRACT6-14
• 缩略词表14-15
• 第一章 引言15-20
• 1.1 信道编码15-16
• 1.2 LDPC码概述及研究现状16-17
• 1.3 自适应技术17-18
• 1.4 论文主要研究内容18-20
• 1.4.1 主要任务18
• 1.4.2 研究目标18
• 1.4.3 研究方法18-19
• 1.4.4 章节安排19-20
• 第二章 LDPC码基本原理与自适应技术20-28
• 2.1 线性分组码20-21
• 2.2 LDCP码定义21-22
• 2.3 QC-LDPC概述与编码算法22-24
• 2.3.1 QC-LDPC概述22-23
• 2.3.2 QC-LDPC编码算法23-24
• 2.4 自适应技术关键技术分析24-27
• 2.4.1 自适应编码调制技术24-25
• 2.4.2 二阶矩-四阶矩估计算法信噪比估计算法25-27
• 2.5 本章小结27-28
• 第三章 LDPC译码原理及算法仿真28-61
• 3.1 硬判决译码算法基本原理28-34
• 3.1.1 比特反转（BF）译码算法28-29
• 3.1.2 比特反转译码算法的改进算法29-30
• 3.1.3 梯度下降比特反转（GDBF）译码算法30-33
• 3.1.4 GDBF译码算法改进33-34
• 3.2 软判决译码算法基本原理34-43
• 3.2.1 消息传递算法34
• 3.2.2 BP译码算法原理34-37
• 3.2.3 LDPC码迭代概率译码算法37-38
• 3.2.4 和积译码算法38-40
• 3.2.5 最小和译码算法40-42
• 3.2.6 归一化最小和译码算法42-43
• 3.3 系统仿真分析43-57
• 3.3.1 仿真系统整体设计43-44
• 3.3.2 LDPC算法译码性能仿真44-48
• 3.3.3 自适应LDPC码译码器参数分析48-51
• 3.3.4 归一化因子的确定51
• 3.3.5 量化方案的确定51-57
• 3.4 自适应LDPC译码器方案设计57-60
• 3.4.1 自适应LDPC译码器模式确定57-59
• 3.4.2 自适应编码调制系统的反馈机制59-60
• 3.5 本章小结60-61
• 第四章 自适应LDPC码译码器FPGA实现61-85
• 4.1 自适应译码器硬件结构整体设计61-68
• 4.1.1 LDPC码译码流程61-62
• 4.1.2 译码器硬件结构分析62-64
• 4.1.3 自适应译码器硬件设计方案确定64-66
• 4.1.4 译码器整体设计66-68
• 4.2 归一化最小和译码算法自适应译码器模块设计68-80
• 4.2.1 数据输入模块68-70
• 4.2.2 控制模块70-72
• 4.2.3 校验节点处理单元72-75
• 4.2.4 变量节点计算模块75-76
• 4.2.5 CNU_RAM模块与VNU_RAM模块76-78
• 4.2.6 校验模块与输出模块78-80
• 4.3 简化GDBF译码算法自适应译码器设计模块设计80-82
• 4.3.1 GDBF译码器整体设计80-81
• 4.3.2 控制模块81-82
• 4.4 功能仿真82-84
• 4.4.1 LDPC译码器功能仿真83-84
• 4.4.2 LDPC译码器吞吐率分析84
• 4.5 本章小结84-85
• 第五章 LDPC译码器的综合与验证85-94
• 5.1 LDPC码译码器测试平台的建立85-87
• 5.1.1 MATLAB串.控制85
• 5.1.2 译码器接.电路设计85-87
• 5.2 硬件平台简介87-90
• 5.3 LDPC码译码器时序分析90
• 5.4 LDPC码译码器板级验证90-93
• 5.4.1 LDPC码译码器验证流程90-91
• 5.4.2 自适应LDPC码译码器板级实测结果91-93
• 5.5 本章小结93-94
• 第六章 总结与展望94-95
• 致谢95-96
• 参考文献96-99
• 在学期间取得的与学位论文相关的研究成果99-100

【参考文献】

中国期刊全文数据库 前1条

1 张仲明;许拔;杨军;张尔扬;;800Mbps准循环LDPC码译码器的FPGA实现[J];信号处理;2010年02期

中国硕士学位论文全文数据库 前1条

1 李博;基于速率兼容LDPC码的自适应编码调制技术研究[D];哈尔滨工业大学;2009年

，

本文编号：729725