低功耗双模小数分频锁相环的研究与设计

发布时间：2017-09-08 02:08

  本文关键词：低功耗双模小数分频锁相环的研究与设计

  更多相关文章： 锁相环 低功耗 双模 小数分频 数模混合

【摘要】：随着无线通信系统的飞速发展,以及智能化生活、万物互联时代的到来,基于锁相环结构的频率合成器设计一直都是研究开发的热点。CMOS工艺尺寸的不断缩小以及便携式设备的普及化,要求集成电路芯片向着低电压低功耗的方向发展；同时,通信频带的日益拥挤要求锁相环具有高的频率分辨率,这使得传统的整数分频锁相环逐渐被小数分频所取代；此外,多模多标准的系统平台要求锁相环能够具有宽频带输出或者多模输出。而随着2.4GHz和5.8GHz成为了无线通信中的两个公用频点,3.6GHz也在近几年被新加入公用频点中。因此,本文针对低功耗的2.4/3.6GHz双模小数分频锁相环进行研究设计,顺应国内日新月异的无线通信发展,同时希望对我们国内高端通用芯片的自主研发以及集成电路产业的发展起到一些积极的作用。 本文的主要工作和创新点包括： 1、基于对锁相环系统各个模块的基础理论和线性模型分析,建立了小数分频锁相环的系统传输模型以及噪声传输模型；详细介绍了三阶环路滤波器的分析方式,并推导了本设计所采用三阶滤波器的器件参数,确定锁相环系统的环路带宽和相位裕度；仿真验证锁相环的环路特性以及各个模块的噪声传递特性,推导锁相环各个模块所引入的噪声对锁相环输出信号的影响,为优化锁相环设计提供指导。 2、分析了鉴频鉴相器的“死区”和“盲区”问题,电荷泵的非理想效应与结构的选择,压控振荡器的相位噪声理论和设计原则,预分频器速度与功耗的折衷考虑,小数分频器的实现策略,Σ-△调制器的噪声整形,以及自动频带选择器的主要性能选择,并提出了符合设计指标的高性能电路结构和算法,通过功能和性能的仿真验证；对环路的稳定性设计以及参考杂散的抑制进行了分析讨论；此外针对测试结果中自动频带选择器(AFC)因计数误差累积导致的输出跳变问题,对其进行了改进设计,使得其精度和速度再一次得到提高。 3、采用国内40nm1P8M Mixed-signal CMOS工艺实现了2.4/3.6GHz双模小数分频锁相环。PLL系统的整体仿真验证均满足设计指标,并设计了测试PCB进行芯片测试。由于是第一次流片,对工艺模型的偏差无法把握,导致锁相环最终的输出频率与设计值相比出现了一定的偏差,且输出参考杂散较高(一般要做到-50dBc),这些问题会在下一版设计中进行调整。测试结果表明,芯片可以正常工作在0.8V电源电压(VCO模块为0.5V)下。在2.4GHz模式下,锁相环的调谐范围为2.8～3.4GHz,其相位噪声为一122.5dBc/Hz@1MHz,参考杂散低于-38dBc,功耗为5.3mW,锁定时间≤20μs,综合性能指标FOM在-185左右；3.6GHz模式下,锁相环的调谐范围为4.1～4.9GHz,其相位噪声为-115dBc/Hz@1MHz,参考杂散低于-44.5dBc,功耗为5.9mW,锁定时间≤20μs,综合性能指标FOM在-180左右。两种模式下,锁相环的主要性能指标和综合性能与国内外现有的研究相比都处于先进水平。 主要创新点：低电压低电流失配电荷泵以及AFC算法的改进设计,2.4/3.6GHz锁双模VCO的实现,2.4/3.6GHz双模小数分频PLL的实现。
【关键词】：锁相环 低功耗 双模 小数分频 数模混合
【学位授予单位】：浙江大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN911.8
【目录】：

• 致谢4-6
• 摘要6-8
• Abstract8-10
• 缩略词表10-14
• 1 绪论14-22
• 1.1 课题背景及意义14-16
• 1.2 锁相环的发展与现状16-18
• 1.3 本论文的主要工作18-20
• 1.4 论文的组织结构20-22
• 2 双模锁相环系统设计22-42
• 2.1 锁相环基础理论22-23
• 2.2 双模锁相环系统结构23-33
• 2.2.1 鉴频鉴相器25-26
• 2.2.2 电荷泵26-27
• 2.2.3 压控振荡器27-29
• 2.2.4 分频器及调制器29-30
• 2.2.5 环路滤波器30-33
• 2.2.6 自动频带选择器33
• 2.3 双模锁相环系统分析33-40
• 2.3.1 锁相环环路参数确定33-36
• 2.3.2 锁相环系统噪声分析36-40
• 2.4 本章小结40-42
• 3 模拟及射频电路设计42-84
• 3.1 鉴频鉴相器的设计与实现42-48
• 3.1.1 PFD的“死区”和“盲区”42-45
• 3.1.2 PFD电路的实现45-48
• 3.2 电荷泵的设计与实现48-59
• 3.2.1 电荷泵中的非理想效应48-51
• 3.2.2 不同电路结构的电荷泵51-53
• 3.2.3 电荷泵电路的实现53-59
• 3.3 双模压控振荡器的设计与实现59-76
• 3.3.1 振荡器的振荡条件59-60
• 3.3.2 振荡器相位噪声理论60-65
• 3.3.3 振荡器的设计原则65-70
• 3.3.4 双模振荡器电路的实现70-76
• 3.4 预分频器的设计与实现76-80
• 3.4.1 预分频器的结构选择76-78
• 3.4.2 预分频器电路的实现78-80
• 3.5 锁相环环路设计考虑80-83
• 3.5.1 环路稳定性80-82
• 3.5.2 参考杂散的抑制82-83
• 3.6 本章小结83-84
• 4 数字电路设计84-106
• 4.1 可编程分频器的设计84-86
• 4.2 小数分频的实现86-87
• 4.3 Σ-△调制器设计87-94
• 4.3.1 Σ-△调制器原理87-90
• 4.3.2 小数分频杂散抑制90-92
• 4.3.3 Σ-△调制器的实现92-94
• 4.4 自动频带选择器的设计94-105
• 4.4.1 自动频带选择原理94-95
• 4.4.2 AFC的主要性能95-96
• 4.4.3 AFC的结构选择96-98
• 4.4.4 AFC电路的实现(一)98-102
• 4.4.5 AFC电路的实现(二)102-105
• 4.5 本章小结105-106
• 5 双模锁相环的整体设计与实现106-132
• 5.1 设计指标106
• 5.2 整体实现与仿真106-111
• 5.2.1 数模混合PLL设计流程106-107
• 5.2.2 PLL整体仿真107-111
• 5.3 版图与芯片封装111-116
• 5.3.1 PLL版图设计111-112
• 5.3.2 PLL芯片封装112-116
• 5.4 测试电路设计116-122
• 5.4.1 射频输出的阻抗匹配116-117
• 5.4.2 信号完整性分析117-118
• 5.4.3 PCB电源和地的规划118-119
• 5.4.4 测试PCB的实现119-122
• 5.5 芯片测试122-131
• 5.6 本章小结131-132
• 6 总结与展望132-136
• 6.1 总结132-134
• 6.2 展望134-136
• 6.2.1 下一版流片改进工作134
• 6.2.2 高性能低电压PLL的进一步优化134
• 6.2.3 多模宽频带锁相环设计134-136
• 参考文献136-142
• 作者简历及在学期间所取得的科研成果142

【参考文献】

中国期刊全文数据库 前5条

1 陈永聪;;集成CMOS锁相环中抑制参考杂散的设计方法[J];半导体学报;2006年12期

2 陈莹梅;王志功;章丽;;一个简单鉴频鉴相器结构实现的快速锁定低抖动锁相环(英文)[J];半导体学报;2008年01期

3 章华江;胡康敏;洪志良;;一种用于短距离器件的带自校准的Σ-Δ分数分频频率综合器(英文)[J];半导体学报;2008年07期

4 周忠玲;李冬梅;;一种采用三阶Σ-Δ调制器的分数-N CMOS频率合成器[J];微电子学;2007年02期

5 但慧明;柴旭朝;于宗光;薛忠杰;;一种用于锁相环快速锁定的动态鉴频鉴相器[J];微电子学;2010年05期

中国博士学位论文全文数据库 前1条

1 周海峰;极低电压应用的低功耗低相噪压控振荡器的研究与实现[D];浙江大学;2009年

，

本文编号：811243