基于FPGA的LDPC码高速译码器的设计与实现

发布时间：2017-09-11 21:17

  本文关键词：基于FPGA的LDPC码高速译码器的设计与实现

  更多相关文章： 低密度奇偶校验码 准循环 高速译码器 FPGA

【摘要】：随着空间科学技术的飞速发展和信道编码技术的不断探索,数字通信系统越来越复杂,对通信设备的传输速度和误码率的要求越来越高。目前国内信道编码技术相对比较落后,并不能达到数字通信高速传输的要求,因此有必要对信道编码技术进行研究,特别是对编译码技术进行设计与实现。而低密度奇偶校验码(Low-Density Parity-Check Codes,LDPC)是近年来信道编码领域的一个里程碑式的进展,其优异的纠错性能和并行的译码算法使得它在数字通信系统中得到广泛应用。尽管如此,当前硬件实现的LDPC码译码器仍然存在着速度较低、性能较差以及灵活性不够等问题。鉴于此,在FPGA上设计与实现LDPC码高速译码器对实际工程应用具有极大的意义。本文主要研究如何在FPGA上设计与实现LDPC码的高速译码。首先对LDPC码的基础理论以及译码算法进行深入研究,重点分析了概率域BP译码算法、对数域BP译码算法、最小和译码算法以及改进最小和译码算法,并通过仿真分析和比较了这些译码算法的译码性能,以便于寻找出适合在FPGA上设计与实现的译码算法,并优化改进使其进行高速译码。然后,依据本文所给出的译码器的高速需求,选出易于设计与实现的准循环LDPC码,并根据其码型转换成块准循环LDPC码,采用高并行度的方式对高速译码器进行设计,包括译码数据输入输出模块、变量节点与校验节点的更新、译码信息的存储等,对提高译码器吞吐量的设计方法进行了优化,如高效利用硬件资源、系统高时钟稳定工作、最大迭代次数的有效降低等;最后在搭载有Xilinx公司Virtex5系列的FPGA芯片的板卡上设计Verilog硬件译码程序,并实现了CCSDS推荐的(8176,7154)LDPC缩短码的高速译码,包括数据输入输出控制,译码数据高效存储,变量节点单元各功能模块和校验节点单元各功能模块的实现,并对其进行测试验证以此来分析其性能。综上所述,通过对LDPC码的相关原理及其译码算法进行研究与分析,利用MATLAB仿真,采用FPGA对LDPC码高速译码器进行设计与优化,并编写Verilog硬件程序进行测试与分析。测试结果表明基于FPGA的LDPC码高速译码器可以达到相关指标要求,在基本不损失译码性能的情况下,实现了该译码器单路650Mbps的高速译码。
【关键词】：低密度奇偶校验码 准循环 高速译码器 FPGA
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN911.22
【目录】：

• 摘要5-6
• ABSTRACT6-11
• 符号对照表11-12
• 缩略语对照表12-15
• 第一章 绪论15-21
• 1.1 研究背景和意义15-16
• 1.2 LDPC码的发展和研究现状16-19
• 1.3 主要内容及章节安排19-21
• 第二章 LDPC码的基本理论及其译码算法21-37
• 2.1 LDPC码的基本理论21-25
• 2.1.1 线性分组码21-22
• 2.1.2 LDPC码及其表示22-23
• 2.1.3 规则LDPC码与不规则LDPC码23-25
• 2.2 QC-LDPC码的基本概念及特点25-26
• 2.3 LDPC码译码算法26-33
• 2.3.1 硬判决译码算法26-27
• 2.3.2 软判决译码算法27-33
• 2.4 常用译码算法的仿真及其性能分析33-35
• 2.4.1 常用译码算法的仿真分析33
• 2.4.2 归一化最小和译码算法的仿真分析33-35
• 2.5 本章小结35-37
• 第三章 基于FPGA的LDPC码高速译码器的设计37-51
• 3.1 LDPC码的选择及其分析37-40
• 3.1.1 LDPC码的选择37
• 3.1.2 QC-LDPC码的码型分析37-40
• 3.2 基于FPGA的高速译码流程的设计40-41
• 3.3 LDPC码高速译码器的设计41-46
• 3.3.1 译码数据输入输出模块42-43
• 3.3.2 变量节点更新单元43-44
• 3.3.3 译码信息存储44
• 3.3.4 校验节点更新单元44-46
• 3.4 提高译码速度的关键性技术研究46-49
• 3.4.1 通过高效利用硬件资源来提高吞吐量46-47
• 3.4.2 通过提高系统工作时钟频率来提高吞吐量47-48
• 3.4.3 通过降低最大迭代次数来提高吞吐量48-49
• 3.5 本章小结49-51
• 第四章 基于FPGA的LDPC码高速译码器的实现及其性能分析51-67
• 4.1 实现LDPC码高速译码器的软硬件平台51-53
• 4.1.1 软件工具51-52
• 4.1.2 硬件平台52-53
• 4.2 LDPC码高速译码器的FPGA的实现53-61
• 4.2.1 数据输入输出缓存的控制53-56
• 4.2.2 译码数据存储的实现56-57
• 4.2.3 变量节点单元的实现57-58
• 4.2.4 校验节点单元的实现58-61
• 4.3 高速译码器的实现结果及其测试分析61-65
• 4.3.1 硬件实现及仿真结果61-62
• 4.3.2 高速译码器的性能测试分析62-65
• 4.4 本章小结65-67
• 第五章 总结与展望67-69
• 5.1 论文工作总结67
• 5.2 今后工作展望67-69
• 附录A69-71
• 参考文献71-75
• 致谢75-77
• 作者简介77-78

【相似文献】

中国期刊全文数据库 前10条

1 贾科军;柯熙政;彭铎;陈海燕;;大气激光通信系统中π-旋转LDPC码的设计与性能分析[J];兰州理工大学学报;2008年04期

2 邹文华;李兵兵;;数字电视地面广播传输系统中LDPC码的研究[J];计算机与信息技术;2007年11期

3 张明玉;梅杓春;;数字电视地面广播标准中准循环LDPC码的编码方法研究[J];有线电视技术;2008年02期

4 李强;陈其先;陈瑾;;流星余迹信道下LDPC码最小距离计算[J];广东通信技术;2008年10期

5 廖明,陈发堂;低差错平底特性的非规则LDPC码的设计[J];信息技术;2004年09期

6 谢伟;;LDPC码编码器实现方法[J];山西电子技术;2009年05期

7 赵明;李亮;;在线可编程准循环LDPC码高速编码器结构[J];清华大学学报(自然科学版);2009年07期

8 智钢;刘荣科;赵岭;;分块选择重传的LDPC码混合自动重传请求协议设计[J];遥测遥控;2008年05期

9 李振松;李学华;杨大成;;基于LDPC码不等保护特性改进的混合重传算法[J];电子技术应用;2007年12期

10 马琦;陈曾平;;可快速编码的非规则LDPC码度分布优化[J];计算机仿真;2010年01期

中国重要会议论文全文数据库 前9条

1 陈曦;周亮;;一种新的信道估计方法及其在LDPC码中的应用[A];2005中国通信集成电路技术与应用研讨会论文集[C];2005年

2 刘洁;黄普明;周诠;;卫星ATM传输系统中一种新的LDPC码的构造[A];中国电子学会第十六届信息论学术年会论文集[C];2009年

3 王鹏;王单;童胜;王新梅;;一种消除小环的正则LDPC码的构造方法[A];现代通信理论与信号处理进展——2003年通信理论与信号处理年会论文集[C];2003年

4 李孟响;戚金清;王兢;李双;;码率可变的LDPC码编码器的设计与实现[A];第九届全国信息获取与处理学术会议论文集Ⅰ[C];2011年

5 詹亚锋;殷柳国;陆建华;;LDPC码技术及其在深空探测中的应用[A];中国宇航学会深空探测技术专业委员会第一届学术会议论文集[C];2005年

6 张嘉毅;罗喜伶;黄智刚;;针对部分并行LDPC译码器的优化设计[A];2008通信理论与技术新发展——第十三届全国青年通信学术会议论文集（下）[C];2008年

7 陈曦;周亮;;一种新的信道估计方法及其在LDPC码中的应用[A];2005'中国通信学会无线及移动通信委员会学术年会论文集[C];2005年

8 贺玉成;慕建君;王新梅;;LDPC码的距离特性与不可检错误分析[A];开创新世纪的通信技术——第七届全国青年通信学术会议论文集[C];2001年

9 王静怡;李颖;孙岳;;速率兼容网络LDPC码的设计[A];第十七届全国青年通信学术年会论文集[C];2012年

中国博士学位论文全文数据库 前2条

1 张罗鸣;无线宽带传输系统中LDPC码的研究与实现[D];上海交通大学;2009年

2 曹e，

本文编号：833113