2.5Gbps串行接口接收机前端设计

发布时间：2017-09-14 21:15

  本文关键词：2.5Gbps串行接口接收机前端设计

  更多相关文章： 串行接口 接收机前端 连续时间线性均衡器 采样器

【摘要】：近十几年来，随着有线通信的迅猛发展，数据的传输速率几乎在成指数的增长，尤其是数字计算和信号处理技术的日渐成熟，高速通信能够实现的数据传输速率已经成为限制系统整体性能的一个关键的瓶颈，为了满足日益增长的高速数据传输需求，串行接口（Serdes）技术正在逐步取代传统并行总线，，成为高速接口技术的主流。Serdes是一种将速率较低的并行信号转化为高速率串行信号进行传输的多路复用技术，作为一种点对点的通信手段Serdes技术可以有效的减少传输信道以及芯片管脚的数量，大大降低通信成本。 接收机是Serdes系统的重要组成部分之一，其主要功能是将接收到的数据采样重建，并完成串并转换，接收端抖动容忍能力、信号完整性以及采样的精确性都是制约SerDes性能的关键因素。因此如何实现高性能接收机具有十分重要的研究意义。 文章首先介绍了Serdes相关的背景知识，包括发展概况、Serdes架构类型以及相关性能指标；然后对Serdes接收机的工作原理进行了详细的介绍，其中包括接收机时钟恢复的工作过程、信道补偿原理以及数据信号的采样与重建过程，并运用关键路径法对接收机前端的时序延时进行分析设计，从理论上保证系统的稳定性；最后采用SMIC180nm CMOS工艺，完成了Serdes接收机前端的电路图以及版图的设计与仿真。本设计可实现2.5Gbps的数据传输速率，电源电压1.8V，功耗为171mW。
【关键词】：串行接口 接收机前端 连续时间线性均衡器 采样器
【学位授予单位】：北京理工大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN851
【目录】：

• 摘要4-5
• Abstract5-8
• 第1章 绪论8-11
• 1.1 概述8-9
• 1.2 需求分析9
• 1.3 国内外研究现状9-10
• 1.4 论文结构安排10-11
• 第2章 Serdes 高速串行接口基础理论11-25
• 2.1 传统串行接口系统11
• 2.2 Serdes 类型11-15
• 2.2.1 位交错 Serdes12
• 2.2.2 时钟位嵌入 Serdes12-13
• 2.2.3 并行时钟 Serdes13
• 2.2.4 8b/10b Serdes13-14
• 2.2.5 各结构比较14-15
• 2.3 Serdes 设计中需要考虑的因素15-16
• 2.3.1 信号带宽15
• 2.3.2 信号的衰减与劣化15-16
• 2.4 时序规范16-24
• 2.4.1 基本时序16-17
• 2.4.2 抖动与眼图17-19
• 2.4.3 抖动的分类19-23
• 2.4.4 误码率与抖动的关系23-24
• 2.5 小结24-25
• 第3章 Serdes 接收机工作原理25-36
• 3.1 时钟恢复技术25-27
• 3.2 Serdes 接收机工作原理27-33
• 3.2.1 差分信号放大模块28-29
• 3.2.2 采样模块29-31
• 3.2.3 时钟恢复过程31-33
• 3.3 时序可靠性设计33-35
• 3.4 小结35-36
• 第4章 接收机前端各模块电路设计36-53
• 4.1 50 欧姆匹配电路设计36-39
• 4.2 CTLE 电路设计39-42
• 4.3 LA 电路设计42-44
• 4.4 Slicer 电路设计44-47
• 4.5 分频器电路设计47-49
• 4.6 模拟 Demux49-50
• 4.7 数字 Demux50-52
• 4.8 小结52-53
• 第5章 版图设计以及整体仿真结果53-64
• 5.1 版图设计中需要避免的效应53-58
• 5.1.1 闩锁效应（Latch-up）53-56
• 5.1.2 天线效应56-58
• 5.2 Serdes 接收机模拟的版图设计58-60
• 5.2.1 主要设计规则58-60
• 5.3 整体版图仿真结果60-64
• 结论64-65
• 参考文献65-68
• 攻读硕士期间的研究成果68-69
• 致谢69

【参考文献】

中国期刊全文数据库 前1条

1 王伟;冯哲;候立刚;吴武臣;;深亚微米VLSI物理设计中天线效应的预防及修复[J];微电子学与计算机;2007年08期

本文编号：852366