非线性化功放的数字预失真系统设计

发布时间：2017-09-18 16:13

  本文关键词：非线性化功放的数字预失真系统设计

  更多相关文章： 基带数字预失真 记忆多项式 自适应滤波 功放线性化

【摘要】：近十年来随着无线通信技术的高速发展,宽带无线通信已经是无线通信发展的必然趋势,更高通信容量的第三代无线通信(3rd generation,3G)与第四代无线通信(4th generation,4G)已经广泛应用,诸如多输入多输出(Multi Input Multi Outpu,MIMO)、正交频分复用等新的技术业已广泛地应用在了无线通信的各个领域。而作为无线通信系统中必不可少的模块的高频功率放大器(High Power Amplifier,HPA),在面对更大带宽、更高的峰均比的信号的情况下,其固有的非线性性和记忆性等特点严重的影响了通信的质量,导致频谱扩展、带内信号失真。如何有效提高、改善HPA的线性化也成为了研究热点。传统的功放线性化技术如前馈法、功率回退法和中频预失真法等有着难以实现、难以调节、应用不灵活和自适应特性差等缺点,而近年数字预失真技术(Digital Pre-distortion,DPD)由于其应用在基带,使用灵活且自适应能力强、成本低等特点则成为了研究的热点。本文在介绍数字预失真技术的工作原理的基础上,以记忆多项式模型为数学模型对数字预失真系统进行建模和仿真,并利用自适应滤波算法对模型进行辨识与参数提取。在满足数字预失真系统的功能需求和评估资源消耗量的基础上,设计硬件并在硬件上实现,最终结合计算机图形界面与硬件系统对数字预失真系统进行测试与验证。首先,在MATLAB中按照功率放大器的行为模型建立数学模型,并结合间接学习结构和最小均方法(Least Mean Square,LMS)、递归最小二乘法(Recursive Least Square,RLS)、最小二乘法(Least Square,LS)多种自适应滤波技术对模型进行辨识与结果分析。随后,根据系统仿真的结果分析资源消耗情况,结合数字预失真系统整体需求设计硬件并调试硬件系统,在硬件上利用Xilinx EDK的开发方法实现数字预失真器,在Power PC处理器中实现自适应滤波算法并与上位机进行通信。最终,结合上位机界面的控制与监视功能,针对三载波WCDMA信号对FPGA内数字功放进行测试与分析,评估算法效果。
【关键词】：基带数字预失真 记忆多项式 自适应滤波 功放线性化
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN722.75;TN929.5
【目录】：

• 摘要5-6
• ABSTRACT6-15
• 缩略词表15-16
• 主要数学符号表16-17
• 第一章 绪论17-21
• 1.1 研究背景17
• 1.2 研究现状17-19
• 1.3 本文主要工作与内容安排19-21
• 第二章 预失真原理与算法实现21-45
• 2.1 引言21
• 2.2 功放非线性特性与评价指标21-25
• 2.2.1 功率放大器的非线性特性21-23
• 2.2.2 功率放大器的记忆性23-24
• 2.2.3 系统评价指标24-25
• 2.3 数字预失真器原理与整体流程25-27
• 2.4 功放模型与数字预失真器模型27-31
• 2.4.1 Saleh模型27
• 2.4.2 Rapp模型27-28
• 2.4.3 Volterra模型28-29
• 2.4.4 记忆多项式模型29
• 2.4.5 Hammerstein模型29-30
• 2.4.6 Wiener模型30
• 2.4.7 Wiener-Hammerstein模型30-31
• 2.5 自适应学习结构31-32
• 2.6 模型辨识算法32-34
• 2.6.1 最小均方法33
• 2.6.2 最小二乘法33
• 2.6.3 递归最小二乘法33-34
• 2.7 记忆多项式模型参数辨识34-36
• 2.8 环路延迟校正36-37
• 2.9 算法仿真分析37-43
• 2.9.1 不同阶数情况下对比37-38
• 2.9.2 不同记忆深度对比38-40
• 2.9.3 不同自适应算法对比40-41
• 2.9.4 频谱与功放特性曲线对比41-42
• 2.9.5 信号同步仿真42-43
• 2.10 本章小结43-45
• 第三章 系统架构与硬件设计45-58
• 3.1 引言45
• 3.2 系统架构与工作流程45-48
• 3.2.1 系统架构45-46
• 3.2.2 工作流程46-48
• 3.3 硬件结构与设计48-55
• 3.3.1 数字基带板设计49-53
• 3.3.2 模拟基带板设计53-55
• 3.3.3 硬件调试55
• 3.4 开发环境55-56
• 3.4.1 算法仿真与上位机界面55-56
• 3.4.2 FPGA的EDK开发平台56
• 3.4.3 ARM微控制器开发平台56
• 3.5 本章小结56-58
• 第四章 数字预失真器的详细设计58-84
• 4.1 引言58
• 4.2 模块功能与工作流程58-59
• 4.3 基于EDK的FPGA设计与开发59-63
• 4.4 主要模块设计63-82
• 4.4.1 PowerPC与DDR2 SDRAM设计63-65
• 4.4.2 用户IP核与整体EDK设计65-70
• 4.4.3 数字预失真器模型与数字功放模型设计70-77
• 4.4.4 PowerPC主要模块77-81
• 4.4.6 上位机界面81-82
• 4.5 本章小结82-84
• 第五章 测试与性能分析84-92
• 5.1 引言84
• 5.2 测试环境84-85
• 5.3 模块化测试85-87
• 5.4 总体测试87-91
• 5.5 本章小结91-92
• 第六章 结束语92-94
• 6.1 总结92
• 6.2 展望92-94
• 致谢94-95
• 参考文献95-99
• 个人简历及攻读硕士期间成果99-100

【参考文献】

中国期刊全文数据库 前1条

1 张运安;付河;;基于DSP和GC5322的数字预失真系统设计[J];今日电子;2011年10期

中国博士学位论文全文数据库 前1条

1 詹鹏;射频功放数字预失真线性化技术研究[D];电子科技大学;2012年

中国硕士学位论文全文数据库 前2条

1 马伟富;自适应LMS算法的研究及应用[D];四川大学;2005年

2 郭湘斌;数字预失真系统中的延时估计算法研究[D];电子科技大学;2013年

，

本文编号：876546