无线通信系统中乘积编译码电路设计

发布时间：2017-10-03 05:18

  本文关键词：无线通信系统中乘积编译码电路设计

  更多相关文章： 乘积码 无线通信系统 Chase迭代译码算法 数字基带系统

【摘要】：乘积码是一种纠错性能接近香农极限的纠错编码。其编码结构简单,纠错性能优异,能够提高数据传输可靠性,减少出错重传,从而降低通信系统功耗。本文以无线通信系统为应用背景,着重研究乘积编译码有关算法与设计相应电路,能够有效降低数据差错,同时满足系统吞吐率要求。论文的主要内容包括：(1)综述国内外乘积码的研究现状,包括码字的构造方法,编码延时问题,译码算法以及硬件电路设计。(2)乘积码的Chase迭代译码算法的分析和简化,并对其各项参数进行优化选取。仿真结果表明所设计的码字能够满足无线多媒体传感器网络的要求。(3)分析编译码算法的电路实现方法,主要对编码算法和Chase迭代译码算法进行电路设计分析。编码电路设计中,采用寄存器组进行数据存储,提出一种适用于本系统的时序调度算法,相比于传统RAM存储结构,编码延时降低50%以上。译码电路中,采用改进的缩放因子参数,利用移位操作代替乘法操作。利用优化的欧式距离计算方法,将减法与平方和运算简化为乘法与加法运算。在进行不确定位查找时,采用分时复用和部分并行的工作方式,将比较单元的数量缩减一半。(4)编译码电路的仿真与验证测试,包括各个子电路模块的寄存器传输级设计与功能验证。在此基础上完成了电路的FPGA验证与性能测试。电路仿真验证结果表明,本文所设计的乘积编译码电路功能正确。相比于现有相同参数的纠错技术解决方案,本设计在1.0×10-4误比特率下的编码增益约为0.2dB。电路测试结果表明,在信噪比为8.0dB时系统的误比特率达到1.0×10-6量级,传输速率达到8.11 Mbps,具有优良的纠错性能。电路的FPGA综合结果表明,编码电路工作时钟最大可达204.25MHz,译码电路最大可达102.67MHz,同时编译码电路的硬件消耗为现有文献的70%以下。
【关键词】：乘积码 无线通信系统 Chase迭代译码算法 数字基带系统
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN911.2
【目录】：

• 摘要4-5
• Abstract5-8
• 第一章 绪论8-14
• 1.1 引言8-9
• 1.2 信道编译码技术与乘积码发展研究9-11
• 1.2.1 信道编译码技术9-10
• 1.2.2 乘积码技术发展研究10-11
• 1.3 论文主要工作及安排11-14
• 1.3.1 论文主要工作及设计指标11-12
• 1.3.2 论文主要内容安排12-14
• 第二章 乘积码编译码算法分析14-32
• 2.1 乘积编译码概述14
• 2.2 乘积码编码算法分析14-16
• 2.3 乘积码译码算法分析16-25
• 2.3.1 乘积码译码算法概述16-18
• 2.3.2 硬判决级联译码分析18-19
• 2.3.3 软判决译码算法分析19
• 2.3.4 Chase迭代译码算法分析19-25
• 2.4 乘积码译码性能分析25-31
• 2.4.1 子码码长对译码性能的影响26-27
• 2.4.2 不确定位数对译码性能的影响27-28
• 2.4.3 缩放因子对译码性能的影响28-29
• 2.4.4 迭代次数对译码性能的影响29
• 2.4.5 量化位数对译码性能的影响29-31
• 2.5 本章小结31-32
• 第三章 乘积编译码电路RTL设计32-52
• 3.1 无线通信系统架构32-33
• 3.1.1 编码电路架构33
• 3.1.2 译码电路架构33
• 3.2 乘积码编码电路设计33-37
• 3.2.1 编码信息缓存电路34-36
• 3.2.2 子码编码逻辑电路36-37
• 3.3 乘积码译码电路设计37-47
• 3.3.1 软判决信息计算电路38-39
• 3.3.2 单元译码电路39-40
• 3.3.3 改进的不确定位查找电路40-41
• 3.3.4 测试序列生成电路41-42
• 3.3.5 校验子译码电路42-44
• 3.3.6 欧氏距离度量电路44-45
• 3.3.7 外信息计算电路45-47
• 3.4 行译码与列译码电路设计47-51
• 3.4.1 行列译码电路架构47
• 3.4.2 信息缓存电路47-50
• 3.4.3 译码控制电路50-51
• 3.5 本章小结51-52
• 第四章 乘积编译码电路验证与测试52-64
• 4.1 编译码电路仿真验证52-54
• 4.1.1 编码电路仿真验证52-53
• 4.1.2 译码电路仿真验证53-54
• 4.2 编译码电路FPGA测试54-57
• 4.2.1 编码电路FPGA测试55-56
• 4.2.2 译码电路FPGA测试56-57
• 4.3 编译码电路综合结果分析57-60
• 4.4 编译码电路性能参数分析60-63
• 4.5 本章小结63-64
• 第五章 总结与展望64-66
• 5.1 总结64-65
• 5.2 展望65-66
• 致谢66-67
• 参考文献67-70
• 作者简介70-71
• 攻读硕士学位期间的学术成果和发表的论文71

【相似文献】

中国期刊全文数据库 前10条

1 傅彩婷;;05系列微型机译码电路[J];电子技术;1982年02期

2 靳小强;微电码化站内译码电路的改进[J];铁道通信信号;1998年01期

3 王少云;;小型化遥控接收机译码电路的研究[J];无线电工程;1992年04期

4 王少云;;小型化遥控接收机译码电路[J];遥测遥控;1992年01期

5 王春贵;机载遥控接收机译码电路设计[J];数据采集与处理;1995年04期

6 袁东风,张彭,王倩,赵峰;一种简化的多阶段译码结构[J];通信学报;2003年05期

7 赵波,田建学,魏俊淦;甚高频通信电台译码电路替代设计[J];电子工程师;2005年01期

8 宋东生;;介绍几种译码电路[J];中国邮政;1977年06期

9 陈海英;;第Ⅰ类部分响应系统编译码电路的实现[J];黑龙江八一农垦大学学报;2011年03期

10 闫娟娟,李绪友,张兴周;一种实用的3B4B线路编译码电路[J];四川通信技术;1999年06期

中国博士学位论文全文数据库 前2条

1 张忠培;Turbo码特性及译码实现研究[D];西南交通大学;2000年

2 何光华;多元LDPC码：解调、译码与实现[D];西安电子科技大学;2013年

中国硕士学位论文全文数据库 前10条

1 李保申;无线通信系统中乘积编译码电路设计[D];东南大学;2015年

2 吕恒毅;绝对式光电码盘译码电路设计及模拟电路故障诊断研究[D];哈尔滨工业大学;2009年

3 胡玉乐;RS译码加速器的实现[D];北京邮电大学;2011年

4 刘树凯;高速CMOS MCML单元设计及温度计译码电路实现[D];西安电子科技大学;2012年

5 郗丽萍;低密度校验码的VLSI定点译码设计与实现[D];浙江大学;2007年

6 方海涛;高速低功耗嵌入式SRAM的设计[D];华中科技大学;2012年

7 张肖君;一种用于高速D/A转换器的高速流水线低逻辑复杂度DEM译码电路[D];西安电子科技大学;2013年

8 曲文博;3G系统中Turbo码译码的研究及基于DSP的实现[D];大连海事大学;2004年

9 姚伟春;DVB-S2系统外码译码的设计与实现[D];浙江大学;2006年

10 尹高伟;基于InP-DHBT的高速DAC设计与仿真[D];西安电子科技大学;2010年

，

本文编号：963349